数字钟电路

一、设计课题 数字钟电路

二、设计要求

带有时间校准和时间显示的数字钟电路，能显示时、分、秒。

三、设计指标

时间以24小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进

行单独校时，使其校正到标准时间；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

四、各部分组成及器件

1. 方波发生器由石英晶片（32768Hz）与74LS04与非门和电阻、电容与线构成； 2. 两片74LS393共四组四位二进制计数器级联成十五进制计数器，对f0进行十五分频，

得信号。（32768Hz / 215 =1Hz ）；

3. 六片74LS160构成秒、分、时计数器；

4. 六片74LS247共阴极LED七段显示译码/驱动；

5. 六个LED七段数码显示器，共阳极工作方式，每段发光二极管接一限流电阻； 6. 开关、与非门组成时、分、秒校时电路。

五、设计方案

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1Hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。如下图所示为数字钟的一般构成框图。 时显示 秒显示 分显示

译码 译码 译码

时计时 秒计时 分计时

校正电路 方波发生器 分频器 电路 秒信号 六、模块电路说明

(1)分秒计数器电路：

上图所示是分秒计数器的电路图，由秒个位和秒十位计数器、分个位和分十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，分别由两片同步十进制计数器74LS160组成；

(2)时计数器电路：

上图所示是分秒计数器的电路图，由时个位和时十位计数器电路构成,而根据设计要求，时个位和时十位计数器为24进制计数器。由两片同步十进制计数器74LS160组成。 当计数器从全0状态开始计数，计入23个脉冲时间，两片74LS160同时置0,于是便得到24进制计数器；

（3）秒发生器电路：

上图所示是秒发生器的电路图，由方波发生器（石英晶片（32768Hz）与74LS04

与非门和电阻、电容与线构成）和两片74LS393共四组四位二进制计数器级联成十五进制计数器，对f0进行十五分频，得信号。（32768Hz / 215 =1Hz ）；

（4）译码显示器电路：

上图所示是译码显示器的电路图，两个LED（74LS247共阴极LED七段显示译码/驱动）七段数码显示器，共阳极工作方式，每段发光二极管接一限流电阻；

（5）校正电路：

上图所示是校正电路图，由两个与非门、一个非门、一个开关组成的时、分、秒校时电路；

参考文献：阎石主编；《数字电子技术基础》清华大学电子学教研组编.2006

顾永杰等.实用数字电子技术.电子工业出版社.1999

杨颂华等.数字电子技术基础.西安电子科技大学出版社.2000

唐育正. 数字电子技术.上海交通大学出版社.2001

七、整体电路图：