实验十 自适应差分脉冲编码调制与解调实验

一、实验目的

1、加深对自适应差分脉冲编码调制工作原理的理解。

2、了解大规模集成电路MC145540的电路组成及工作原理。

二、实验内容

1、观察各测量点波形并画出图形，注意时间对应关系。 2、在有可能的情况下，编写程序并在此电路板上进行调试。

三、实验仪器

1、信号源模块

2、模拟信号数字化模块 3、终端模块（可选） 4、频谱分析模块（可选）

5、20M双踪示波器 一台 6、频率计（可选） 一台 7、音频信号发生器（可选） 一台 8、立体声单放机（可选） 一台 9、立体声耳机 （可选） 一副 10、连接线 若干

四、实验原理

1、调制原理框图

ADPCM输出模拟信号PCM非线性至线性PCM变换＋＋自适应量化器自适应逆量化器定标因子自适应自适应速度控制器自适应预测器＋－＋＋ 在进行ADPCM编码前，先要将A律PCM码变换成自然二进制码，即线性PCM码。

2、解调原理框图

10－1

现代通信原理教师参考书 ADPCM输入自适应逆量化器＋自适应预测器非线性至线性PCM变换同步编码调整单元模拟信号输出定标因子自适应自适应速度控制器

同样在解码部分，需要进行一次反变换，把ADPCM码解码得到用线性PCM码变换成A律对数PCM信号输出。

本实验模块中实现自适应差分脉码调制ADPCM采用的是大规模集成电路专用芯片MC145540。MC145540的量化器与预测器均为自适应方式。当以高于奈奎斯特速率对话音或视频信号抽样时，在前后样值间可以看到有明显的相关性，将这些相关样值按通常PCM系统的方式加以编码时会使得编码信号含有多余信息。如果在编码前将这种多余信息去掉，则可得到效率较高的编码信号。为此，可先利用信号XnTs的相关性对未来样值进行预测，预测器通常为抽头延时滤波器（即FIR滤波器）。线性预测器的预测值为：

n1i0

X(nTs)aix(nTsiTs)

其中ai为预测系数，在DPCM中为常数，在ADPCM中为自适应变量。N为预测阶数。可以根据预测误差能量最小的准则求出预测系数ai。这样，PCM编码器就只是对差值信号enTsXnTsXnTs进行量化和编码，以达到DPCM或ADPCM编码的目的。

模拟信号从“S-IN”点输入，经电容E09（10μF）、电阻R31（10KΩ）后到运放的反相输入TI-端，运放的输出端一方面送至增益调整电路和滤波器电路，另一方面，经过TG端至反馈电阻R32（10KΩ）到运放的反相输入TI-端，运放的输出端一方面送至增益调整电路和滤波器电路 ，放大倍数=R31/R32=10KΩ/10KΩ=1，故为1:1，没有放大作用。滤波器的输出信号一方面送至侧音增益调整电路，另一方面送至模/数转换电路，变成数字信号，进入PCM编码电路，输出PCM信号，再经过ADPCM编码电路，输出到发送串行移位寄存器电路中，最后ADPCM数据从第20引脚（DT端）输出。ADPCM数据信号从第25引脚（DR端）进入，串行输入至接收串行移位寄存器电路中，经过ADPCM译码器进行译码，输出PCM数据码，再经过接收数字增益调整电路后从第5引脚（RO端）输出模拟信号。特别强调的是，该芯片的工作是由外部CPU对其内部16个字节的RAM进行编程，由程序进行控制。

五、实验步骤及注意事项

1、将信号源模块、模拟信号数字化模块、频谱分析模块小心地固定在主机箱中，确保电源接触良好。

2、插上电源线，打开主机箱右侧的交流开关，再分别按下三个模块中的相应开关POWER1、POWER2，对应的发光二极管LED01、LED02发光，按一下信号源模块的复位键，三个模块均开始工作。（注意，此处只是验证通电是否成功，在实验中均是先连线，后打开电源做实验，不要带电连线） 3、将信号源模块产生的频率为2KHz、峰-峰值为1V左右的正弦波从信号输入点“S-IN”输入模拟信号数字化模块，将信号源模块的信号输出点“256K”、“8K”分别与模拟信号数字化模块的

10－2

现代通信原理教师参考书 信号输入点“256K”、“Z8K”连接，按一下模拟信号数字化模块的“复位”键，使单片机U06复位，观察信号输出点“ADPCM”的波形，观察信号输出点“LS-OUT”“RS-OUT”输出的波形，调节模拟信号数字化模块上标号为“幅度调节”的电位器可以改变信号输出点 “LS-OUT”“RS-OUT”输出的信号幅度。（因为是对随机信号进行编码，所以用模拟示波器无法同步信号输出点“ADPCM”，必须用数字存储示波器才能清楚观察到该点波形）

4、将信号输出点“LS-OUT”与信号输出点“ADPCM”输出的信号送入频谱分析模块，分别观察两信号的频谱，记录下来。（可选）

5、改变输入正弦信号的频率（大于3400Hz或小于300Hz）和幅度，重复观察上述各点波形。

六、实验结果

ADPCM输入：

S—IN：2KHz，Vp-p=1V的正弦波

256K：信号源测试点256K产生的方波 Z8K：信号源测试点8K产生的方波

1、20.48M测试点（20.48M晶振振荡 2信号输出点）输出的波形

3、解调输出测试点（有两个） 4输出的波形（解调后）

、 ADPCM测试点

输出的波形（调制后）

、解调输出测试点（有两个）

输出的波形（解调后）

10－3

现代通信原理教师参考书 5、解调输出测试点（两个一起，用示波器双踪观察）

输出的波形（解调后）

七、思考题答案

1、ADPCM与PCM两种将模拟信号转化为数字信号的方法各有什么优点和缺点？ 答：可参考任何通信原理教材。此不详述。

2、单片机U06是如何对MC145540内部的16个字节的RAM进行控制的？

答：本实验中由U06的P1.3、P1.4、P1.5、P1.6对MC145540内部的16个字节的RAM进行控制的。

八、提问及解答

1、 画出增量脉冲编码调制系统组成方框图

2、差分脉冲编码调制系统输出的量化信噪比与哪些因素有关？

答：信号量噪比如下：

S/Nq=3N（M-1）2/8π2 * fs3/f02fL

上式表明，信号量噪比随编码位数N和抽样频率fs的增大而增大。

九、扩展实验

1、 用单放机或音频信号发生器的输出信号代替信号源模块产生的正弦波，重复上述操作和观察。

将信号输出点“LS-OUT”“RS-OUT”的波形引入终端模块，用耳机听还原出来的声音，与单放机直接输出的声音比较，判断该通信系统性能的优劣。

十、附录

10－4

现代通信原理教师参考书 ADPCM专用芯片MC145540介绍 1、C145540ADPCM芯片特征

a．单一供电方式：2.7V～5.25V

b．低功耗:5V时,150mW，功耗下降0.3mW；3V时,65 mW，功耗下降0.2mW c．低噪声:有差分模拟电路

d．μ律/A律压扩PCM编译码/滤波器电路

e．三种速率选择(32、24、16kbit/s)，四种算法ADPCM CODEC 完全满足G721、723、726和G714的PCM性能。

f.用可编程双音频发生器。

g.编程控制，发送增益调整，接收增益调整与侧音增益调整。

h.可直接与话筒接口的低噪声、高增益的三端输入运算放大器电路。 i.可直接与扬声器接口的推挽300Ω负载阻抗。 j.提供振铃接口的推挽300Ω的驱动电路。

k.降功耗供电方式，3V电源送入数字信号处理电路；5V电源送入模拟信号处理电路。 l．收端具有噪声突发检测算法。

m．有串行控制口和监控内存，可实现微计算机控制。 2、管脚功能简介

第1引脚（TG—Transmit Gain）：发送增量控制。由第2引脚（TI-）和第3引脚（TI+）输入的音频模拟信号经输入运放后从该端输出。该端实质上是发送滤波器的输入端。

这是设定运算放大器增益的输出和输入到发送带通滤波器。此运算放大器能驱动2KΩ负载到VAC

引脚。当TI-和TI+连到VDD时，TG运算放大器掉电，TG引脚变成高阻抗，输入到发送放大器。此引脚上的所有信号以VAC引脚为基准。当器件是在模拟掉电方式下时，此引脚是高阻抗。此运算放大器由VDD引脚加电。

第2引脚（TI-—Transmit Analog Inverting Input）：模拟运算放大器反相输入端。音频模拟信号通过该端进入模拟运放。

这是发送增益设定运算放大器的反相输入。增益设定电阻通常从此引脚连到TG和从此引脚连到模拟信号源。TI+和TI-引脚的共模范围从1.0V到2.0V。连接此引脚和TI+到VDD将置此放大器的输出（TG）于高阻抗状态，这样，允许TG引脚作为发送滤波器的高阻抗输入。

第3引脚（TI+—Transmit Analog Input）：模拟运算放大器正相输入端。该端一般与第4脚相接，由第4引脚提供一个2.4V电平输入。

这是发送增益设定运算放大器的同相输入。对于输入增益设定运算放大器，此引脚调节差分到单端电路。允许输入信号以VSS引脚为基准，使电平移向VAG引脚。TI+和TI-引脚的共模范围是1.0V到-2V。连接此引脚和TI-（引脚2）到VDD将置此放大器的输出（TG）于高阻抗状态，这样，允许TG引脚作为高阻抗输入到发送滤波器。

第4引脚（VAG—Analog Ground Output）：模拟对地输出端，该端能提供一个输出2.4V电压，输送给第3引脚。该端必须和地之间接入一个去耦电容，电容量在0.01μF-0.1μF之间。器件内部所有模拟信号都以此引脚为基准。此引脚应使用0.01-0.1μF陶瓷电容器去耦到VSS。如果音频信号处理基准为VSS，则要特别小心，防止VSS和VAG引脚之间的噪声。当在模拟掉电方式下VAG引脚变为高阻抗。

第5引脚（RO-Receive Analog Output）：接收模拟信号输出端。ADPCM信号经过变换处理后的模拟音频信号从该端输出。这来自数/模变换器的接收平滑滤波器的同相输出。此输出能驱动2KΩ负载到1.575V峰值，基准为VAG引脚。

第6引脚（AXO-—Auxiliary Audio Power Inverting Output）：音频信号反相输出端。该端与第7引脚一起可把音频信号平衡输出。这是辅助功率输出驱动器的反相输出。此辅助功率驱动器能差动地驱动300Ω负载。此功率放大器从VEXT得电，其输出能摆动到VSS和VEXT的0.5V以内。此引脚可以

10－5

现代通信原理教师参考书 是以VAG引脚或经BR2（b7）的VEXT的一半电压两者之一为直流基准。此引脚在掉电下为高阻抗。除了当它为模拟信号输出而启动外，此引脚是高阻抗。

第7引脚（AXO+—Auxiliary Audio Power Output）：音频信号同相输出端，功能同AXO-。这是辅助功率输出驱动器的同相输出。辅助功率驱动器能差动地驱动300Ω负载。此功率放大器从VEXT得电，其输出能摆动到VSS和VEXT的0.5V以内。此引脚可以是以VAG引脚或BR2（b7）的VEXT的一半电压两者之一为直流基准。此脚在掉电下为高阻抗。除了当它为模拟信号输出而启动外，此引脚为高阻抗。

第8引脚（VDSP—Digital Signal Processor Supply Output）：数字信号处理单元电压输出端。该端是指向该芯片内的数字信号处理单元电路提供稳定的输出电压，电压为3V。但是它不能向外部负载电路供电。该引脚与地之间应接上一个去耦电容。电容值在0.1μF。此引脚连到在片VDSP电压调整器的输出，供给DSP电路和ADPCM编码解码器的其它数字单元的正电压。此引脚应该用0.1μF陶瓷电容器去耦到VSS。此引脚不能用来对外部负载加电，当掉电以维持存储时此引脚内部连到VEXT。

第9引脚（VEXT—External Power Supply Input）：外加电源输入端。该端由外加一电源电压输入，电压在2.70V-5.25V之间，同时该端必须接一去耦电容到地，电容值在0.1μF。此电源输入引脚必须在2.70和5.25V之间，在内部它连到VDSP电压调整器的输入，5V调整充电泵、全部数字I/O，包括串行控制端口和ADPCM串行数据端口。此引脚也连到模拟输出驱动器（PO+、PO-、AXO+和AXO-）。此引脚应该用0.1μF陶瓷电容器去耦到VSS。当器件掉电时，此引脚内部连到VDD和VDSP引脚。

第10引脚（PI—Power Amplifier Input）：音频功率信号放大输入端。该芯片必须与第5引脚或第6、7引脚的输出音频功率信号之间反馈接入到该端，从第11引脚输出音频功率信号。PI和PC-引脚在反相运算放大器中的外部电阻起作用，以设置PO+和PO-推挽功率放大器输出的增益。连接PI到VDD将引起掉电，这些放大器和PO+、PO-输出是高阻抗。

第11引脚（PO-—Power Amplifier Inverting Output）：音频功率信号放大反相输出端。经过音频功率放大器放大后的信号反相从该端输出。同样由BR2（b7）控制增益大小 。这是反相功率放大器输出，用来提供反馈信号给PI引脚，以设置推挽功率放大器输出的增益。此功率放大器从VEXT得电。其输出能摆动到VSS和VEXT的0.5V以内，这在设定此放大器的增益时应注意。此引脚能驱动300Ω负载到和电源电压无关的PO+。PO+和PO-的输出是差动的（推挽的）并能驱动300Ω负载到3.15V值。当VEXT用5V额定电源时它的峰-峰值是6.3V。此引脚的偏压和信号基准可以是VAG引脚或经BR2（b7）的VEXR一半电压两者之一为直流基准。PO+和PO-之间必须是低阻抗负载。当器件为模拟掉电方式时，PO+和PO-之间必须是高阻抗。除了它对模拟信号输出使能时外，此引脚是高阻抗。

第12引脚（PO+—Power Amplifier Output）：音频功率信号放大同相输出端。功能同PO-。这是同相功率放大器输出，它是PO-上信号的反相变型。此功率放大器从VEXT得电，其输出能摆动VSS和VEXT的0.5V以内。此引脚功能驱动300Ω负载到PO-。此引脚可以是以引脚VAG或经BR2（b7）的VEXT的一半的两者之一为直流基准。当器件在模拟掉电方式下时，此引脚为高阻抗。关于更多的信息见PI和PO-。除了当为模拟信号输出而启动外，此引脚是高阻抗。

第13引脚（PDI/RESET—Power Down Input/Reset）：降功耗输入/复位输入。该端正常时应为高电平状态，当需要对该芯片进行复位重新操作时，必须送入“低电平”，由该电位的上升沿进行复位工作。在本实验系统中，有两种方式可进行复位，一种是传统方式，即硬件复位电路，另一种是由软件进行复位。

逻辑0加到此输入强制器件进入低功率耗散方式。在此引脚的上升沿引起电源恢复并强制ADPCM复位状态（在标准中规定）。

第14引脚（SCP EN—Serial Control Port Enable Input）：串行控制口使能信号输入端。MC145540内部的数字信号处理单元必须要由外部CPU控制单元对其芯片内的16个字节的RAM进行编程控制，才能工作，否则，该芯片不工作，但SCPCLK端、SCP TX端和SCP RX一起操作，该端是使能信号输入端。本实验中由U306（89C2051）CPU的P1.6、P1.5、P1.4、P1.3同时控制。

第15引脚（SCP CLK—Serial Control Clock Input）：串行控制口发送时钟信号输入端。其主要功能同上。

10－6

现代通信原理教师参考书 此器件的输入是用来控制进入SCP接口或从其出来的数据的传输速率。数据在SCPCLK的上升沿上从SCP RX进入MC145540 ADPCM编码解码器。数据在SCPCLK的下降沿在SCP TX上移出器件。SCPDLK可以是0～4.096MHz的任何频率，当SCPEN变低，发生SCP事务处理。注意当SCPEN高时（即它可以连续或能在脉冲串方式下运行）SCPCLK被忽略。

第16引脚（SCP TX—Serial Contral Port Transmit Input）：串行控制口发送状态字输出端，它必须要和上面的时钟信号和使能信号一同工作。SCP TX用来控制输出和来自MC145540 ADPCM编码解码器的状态信息。数据在SCPCLK的上升沿上移入器件。SCP RX当SCPEN为高或当数据正在移出SCP TX时，则SCP RX被忽略。

第17引脚（SCP RX—Serial Contral Port Transmit Input）：串行控制口接收状态字输入端，其功能同上。

第18引脚（FST—Frame Sync，Transmit）：ADPCM编码帧同步信号输入端，在这里是由信号源模块中产生的8KHz窄脉冲信号作为该端的帧同步信号输入到该端。当在长帧同步或短帧同步方式中使用时，此引脚接受8KHz时钟，在DT引脚处同步串行ADPCM数据的输出。

第19引脚（BCLKT—Bit Clock，Transmit）：ADPCM编码电路时钟信号输入端，在本实验中，时钟信号是256KHz方波信号，由信号源模块产生。当在长帧同步或短帧同步方式中使用时此引脚接受64～5120KHz的任何位时钟频率。

第20引脚（DT—Data，Transmit）：由FST和BCLKT控制，并且除了正在输出的数据外都是高阻抗。

第21引脚（SPC—Signal Processor Clock）：数字信号处理单元主时钟输入端，该端可输入一个20.48MHz或20.736MHz时钟信号作为该芯片的工作时钟。在本实验中,是由20.48MHz晶振振荡产生时钟提供给该端。此输入要求20.48MHz或20.736MHz时钟信号用作DSP机械主时钟。器件内部分频此时钟经PCM编码解码器发生要求的256KHz时钟。

第22引脚（VSS—Negative Power Supply）：接地端。 第23、24引脚（CI-，CI+—Charge Pump Capacitor Pins）：在第23、24两引脚之间接0.1μf的电容，可降低功耗。本实验没有用到，故不接任何元器件。

这些电容器连接到内部电压调整充电泵产生VDD电源电压。0.1μF电容应置于这些帧引脚之间。注意如果外部供给VDD，此电容应不在电路中。

第25引脚（DR—Data，Receive）：ADPCM译码信号输入端。将要被译码的ADPCM数据加到此输入端，工作和FSR及BCLKR同步，在串行格式下进入数据。

第26引脚（BCLKR—Frame Sync， Receive）：ADPCM译码电路时钟信号输入端，其类型同BCLKT。当用于长帧同步或短帧同步方式时，此引脚接受64～5120KHz的任何位时钟频率。

第27脚（FSR—Frame Sync，Receive）：ADPCM译码电路帧同步信号输入端。其类型同FST。当用于长帧同步或同步方式时，此引脚接受8KHz时钟，同步DR引脚处串行ADPCM数据的输入。在长帧同步或短帧同步方式中，FSR能对FST异步运行。

第28引脚（VDD—Positive Power Supply Input/Output）：电源输入端，接+5V。这是在片电压调整充电泵的正输出和到器件模拟部分的正电源输入。和通用的电源电压有关，此引脚能作用在以下两种不同的工作方式中的一种：

a． VEXT由已调整5V（±5%）电源供给时，VDD是输入并且应外连到VEXT，充电泵电容 C1不应使用，

充电在BR（b2）中应禁止。在这种情况下，VEXT和VDD能共享同一陶瓷电容0.1μF去耦到VSS。 b． VEXT由2.70～5.25V供给，例如应用电池加电时，应使用充电泵。在这种情况下，VDD是在片面

性电压调整充电泵的输出并且必须不连到VEXT。VDD应去耦到VSS，使用1.0μF的陶瓷电容器。在这种方式下，此引脚不能用来对外部负载加电。当充电泵断开或器件掉电时，此引脚内连到VEXT引脚。

3、芯片内16个字节RAM的分析

（1）表10-1列出了MC145540内16个字节RAM的详细图。

10－7

表10-1 MC145540内部16个字节RAM的功能图

b7 Ext BR0 256KHZ Clk BR1 Reserved RO BR2 Reference Select BR3 b6 Mu/A Law Select b5 Analog Loopback b4 b3 b2 Charge Pump Disable 现代通信原理教师参考书 b1 Analog Power Down b0 Digital Power Down I/O Mode I/O Mode （1） （0） Sidetone Sidetone Sidetone Transmit Transmit Transmit Transmit Gain（2） Gain（1） Gain（0） AXO Enable PO Disable Receive Filter Disable RO Mute Mute Gain（2） Gain（1） Gain（0） Analog Receive Analog Receive Analog Receive Gain（2） Gain（1） Gain（0） Digital RX Digital RX Digital RX Digital RX Digital RX Digital RX Digital RX Digital RX Gain Enable Gain（6） Gain（5） Gain（4） Gain（3） Gain（2） Gain（1） Gain（0） N.B.Time N.B.Time N.B.Time N.B.Time N.B.Time N.B.Time N.B.Time N.B.Time (6)/Tone (5)/Tone (4)/Tone (3)/Tone (2)/Tone (1)/Tone (0)/Tone BR4 (7)/Tone Param.(7) Param.(6) Param.(5) Param.(4) Param.(3) Param.(2) Param.(1) Param.(0) N.B. BR5 N.B. N.B. N.B. N.B. N.B. N.B. N.B. Threshold Threshold Threshold Threshold Threshold Threshold Threshold Threshold (7)/Address (6)/Address (5)/Don’t (4)/Don’t (3)/Tone (2)/Tone (1)/Tone (0)/Tone Param.(1) Param.(0) Care Care Param.(11) Param.(10) Param.(9) Param.(8) BR6 Reserved Tone Reserved Reserved Reserved Reserved Reserved Reserved Reserved N.B. Delect Enable Software Decoder Reset Encoder PCM(6) 2/6 Delay Linear Codec Mode Encoder PCM(5) G.726/ Motorola 16kbps Highpass Disable Encoder PCM(4) Tone Enable Tone 1 Enable Tone 2 Enable BR7 Param. Status Software Reserved BR8 Encoder Reset Reserved Reserved Reserved Reserved BR9 Encoder PCM(7) Encoder PCM(3) Encoder PCM(2) Encoder PCM(1) Encoder PCM(0) BR10 D/A PCM(7) D/A PCM(6) D/A PCM(5) D/A PCM(4) D/A PCM(3) D/A PCM(2) D/A PCM(1) D/A PCM(0) BR11 BR12 BR13 BR14 BR15 Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Reserved Mask（3） Mask（2） Mask（1） Mask（0）

（2）DPCM芯片MC145540功能与内部16个字节RAM的联系 a. 送模拟部分

发送增益调整电路 由BR1（b2-b0）决定 高通滤波器是否接入 由BR8（b4）决定 线性、非线性编码选择 由BR8（b5）决定 I/O工作模式 由BR0（b4，b3）决定 VEXT电压的PCM码字节 由BR9（b7-b0）读出

（VEXT=6.3V时，BIN为X111 1111）

10－8

现代通信原理教师参考书 b. c. d.

e.

发送数字部分

FST使能延时2/6帧的控制 由BR7（b5）决定

接收数字部分

BR3（b7-b0）

译码PCM信号其码字的读出 由 决定

BR10（b7-b0）

接收模拟处理部分

接收滤波器是否接入 由BR2（b4）决定 接收增益调整 由BR2（b2-b0）决定

接收模拟输出部分

PO-、PO+的PDI控制 由BR2（b5）决定 AO+、AX的PDI控制 f. 侧音增益部分

侧间增益调整 g. 数字信号处理时钟部分

256Kbit/s的CLK内时钟/外时钟 h. 数字I/O方式选择 由BR2（b6）决定

由BR1（b6-b4）决定

由BR0（b7）决定

由BR0（b4-b3）决定

－9

10