２０１１年第１７期 ＳＣＩＥＮＣＥ＆ＴＥＣＨＮＯＬＯＧＹ ＩＮＦＯＲＭＡＴＩＯＮ ０ ＩＴ论坛０ 科技信息 基于ＦＰＧＡ逻辑分析仪的设计 刘 慧 朱 勇 （武汉纺织大学数学与计算机学院 湖北 武汉４３００７３） 【摘要】２Ｏ世纪７０年代以来，伴随计算机技术、大规模集成电路、可编程逻辑器件、高速数据信号处理器的迅猛发展，各种数字系统的设 计、开发、检测任务越来越多，也越来越复杂了。数字电路系统所处理的信息都是用离散的二进制来表示，常用…１’来表示高电平，“Ｏ”表示低电 平，多个二进制位的组合构成一个数据，我们称这一领域是数据域；该领域测试技术即被称为数据域测试技术，简称数据域测试。 【关键词１现场可编程门阵列；Ｖｅｒｉｌｏｇ ＨＤＬ；ＦＩＦＯ；只读存储 Ｏ引言 行采样，采样时钟按信号最高频率的２倍以上的频率进行采样，这可 在数据域测试的领域中，大多数情况下只在意数据信号之间的逻 以通过软件进行设置获取相应的采样时钟。 ＦＩＦＯ存储模块在触发信号到来时对采集进来的数据进行存储， 辑关系和时序关系，缺忽视了实际的具体波形。对于设计人员来说，若 ＦＩＦＯ存储器具有先进先出的优点。 想从大量的数据流中找出一些无规则、隐蔽、随机的错误无异 触发控制模块分析触发条件，产生触发信号。逻辑分析仪的触发 捞针，所以．必须采用一些全新的测试设备才能及时、迅速、准确的解 决问题，如逻辑分析仪、仿真器、数据图形产生器、嵌入式开发系统等 方式有电平触发、边沿触发、条件触发、立即触发等，本设计采用的是 条件触发和立即触发两种触发方式。 等。其中，逻辑分析仪（Ｌｏｇｉｃ Ａｎａｌｙｚｅｒ，简称ＬＡ）是最基本、最具有代表 性的数据域测试仪器 ３逻辑分析仪各个功能快的设计 １ 理论分析 本设计的逻辑分析仪的功能模块分为５个：ＰＬＬ模块、ＣＬＫ模块、 ＦＩＦＯｃｔｒｌ模块、ＣＴＲＬ模块、ＦＰＧＡ—ＵＳＢ模块。模块编译成功之后，可 逻辑分析仪的主要作用是在时钟作用下对被测系统的数字信号 进行采集并显示出来，来判断时序正确与否。与示波器不同，逻辑分析 以利用Ｑｕａｒｔｕｓ １Ｉ软件提供的仿真工具进行时序仿真或者功能仿真。 通过仿真可检查设计的系统是否能实现预期的功能，也能检查出设计 仪没有具体的电压值显示，并且通常只显示两个电压一即逻辑“１”和 “０”．因此设定一个电压作为参考是必需的．被测信号通过比较器与参 中存在的问题以便进行设计改进。 ３．１ ＰＬＬ模块 考电压进行比较，比参考电压高的为高电平（即为逻辑…１’），同理，比 为了实现较高的采样频率．在外部晶振５０ＭＨｚ基础上，采用 参考电压低的即为低电平（逻辑…０’），在高电压与低电平之间形成数 ＱｕｔａｒｔｕｓＩＩ产生ＰＬＬ倍频模块实现４倍倍频，如下图所示。其中，ｉｎｃｌｋ０ 字波形。例如：利用１００ＭＨｚ采样频率的逻辑分析仪对一个待测信号 端口是５ＯＭＨｚ输入端口．ＣＯ是模块倍频输出端口。 进行检测时．我们设定参考电压为２Ｖ．逻辑分析仪平均每１０ｎｓ就对 被测信号采取一个点，高于２Ｖ的为逻辑“１”，低于或等于２Ｖ的为逻 辑…０’．之后“１”和“０”就可以连成一个简单且连续的波形。在此波形 中，设计人员能很方便的找出异常的地方。总之，逻辑分析仪是一种分 析数字化设备软件和硬件的测试仪器，主要用于分析数字系统的逻辑 关系，有效的解决了复杂类型的数字系统的检测和故障诊断为题。 ２逻辑分析仪的总体组成 逻辑分析仪一般由四个部分组成：触发识别、数据捕获、数据存 储、数据显示。各个通道中的的数据流是很长的，为了捕获和显示想要 的内容，首先要有触发识别电路去寻找触发字或触发事件。一旦找到， 就产生触发信号去控制存储和显示，触发信号也可以由外部输入。为 ３．２采样时钟模块 了获取多路数据，逻辑分析仪都具有多路数据采集探头，各路数字输 采样时钟模块用于选择采样频率，本设计提供多种采样频率，由 入信号采集后存入输入寄存器。逻辑分析仪的数据采集是在时钟作用 ＰＬＬ倍频后的时钟送到ＦＰＧＡ的可编程分频器，经过可编程分频电路 下按节拍进行的。时钟信号可以由外部输入，也可由ＬＡ的内时钟发 之后产生分频时钟，输出到时钟选择器。时钟选择器相当于一个单刀 生器产生。逻辑分析仪的功能模块图如图１所示，主要的功能模块是 多掷的模拟开关，根据采样频率控制命令来控制某一路时钟接通，输 在ＦＰＧＡ内部实现的。 出给采样存储模块。 ３－３存储模块 为了保证逻辑分析仪预设的触发条件到来时能够实时地对采集 到的数据进行存储．本设计采用了ＦＰＧＡ内部ＦＩＦＯ进行存储，ＦＩＦＯ 可以直接由ＱｕａｎｕｓⅡ直接生成，在ＱｕａｒｔｕｓＩＩ下设计生成的存储模块 如图所示。采样时钟由ｓａｍ—ｃｌｋ来控制，ＦＩＦＯ的存储深度是 ４０９６ｗ￣ｒｄｓ．该模块中ｗｒｒｅｑ为写 数据使能信号，只有当触发控制 条件到来时ｗｒｒｅｑ端口置为有 效，ＦＩＦＯ开始存储数据。ｄａｔａ［７．．０１ 图１ 逻辑分析仪的功能模块圈 为数据输入端口，ｑ［７．．０１为数据输 出端口，只有当读数据使能ｒｄｒｅｑ 外部时钟（ｅｌｋ）５０ＭＨｚ输入，时钟选择模块利用ＰＬＩ 进行４倍倍 有效时才可以从ＦＩＦＯ读取数据。 频，采样频率最高达到２００ＭＨｚ，将此时钟作为基准时钟，在此基础上 ｗｒｒｅｑ和ｒｄｒｅｑ均可以通过软件设 进行分频，针对不同频率的信号选择不同的采样频率，获得理想的采 置低电平或者高电平有效，在该 样时钟。 模块中设置的是高电平有效。 数据捕获模块采用８个逻辑分析仪测试探针对数字高低电平进 （下转第９３页） ｌ１０ 科技信息 ＯＩＴ论坛０ ＳＣＩＥＮＣＥ＆ＴＥＣＨＮＯＬＯＧＹＩＮＦＯＲＭＡＴＩＯＮ ２０１１年第１７期 中断，两台交换机之间采用ＶＲＲＰ容错协议，大大提升了网络性能。 ３．２－３拔掉相应的ＮＩＣ连接网线： 在核心交换机间加入２８２６Ｓ交换机，做网管用。连接各核心设备 ３－２－４软交换设备断电 的服务器，接入设备ＡＧ、ＰＯＮ、ＩＡＤ与Ｔ６４Ｇ、８９０５交换机间加入 容灾发生后需检查各类网关在容灾ＳＳ的节点注册状态、当前告 ２８２６Ｓ小交换机．可节省Ｔ６４Ｇ、８９０５核心交换机的端口。 综上，设计组网图如下： ＡＧ／￣ＩＩＡＤ－３ ＾ Ｎ肌口一‘ 警信息、中继网关状态等，若各接人设备网关节点注册为进入服务，则 进行电话拨测及各新业务的测试．要确保各项业务都正常。最后检查 话单是否无误．可在计费系统上检查所拨测话单是否正确。 容灾测试成功返回后检查测试，容灾测试完后。将主用ＳＳ连接入 网，利用命令将各接人设备切回至主用ＳＳ，拨测电话、查看告警信息、 中继网关状态。都恢复正常，表明容灾系统已建立。 ４总结 根据信息办颁布的《重要信息系统灾难恢复指南》中所述 定义，灾难指由于人为或自然的原因，造成信息系统运行严重故障或 ＿．● ● 瘫痪。使信息系统支持的业务功能停顿或服务水平不可接受、达到特 ．● 定的时间的突发性事件．这类事件通常导致信息系统需要切换到备用 场地运行。从广义上讲，任何提高系统可用性的努力，都可称之为容 灾。 对于我们服务于煤炭行业通信专网来讲，各方面的容灾系统就显 的尤为重要，我们必须制定相应的综合灾难恢复计划，针对灾难发生 后的应对、决策、详细的灾难恢复步骤。一旦灾难发生，可以最大程度 地减少损失，以最快的速度恢复系统运行，保护集团利益。 本文主要介绍ＮＧＮ容灾技术在中平能化专网中的应用，在ＮＧＮ 技术基础上配置双核心．当一个核心出故障的时，可自动切换至另一 核心，以此来保证通讯语音网的可靠性、安全性，降低运行的风险，保 由上面路由图可知两套核心设备间有至少７条路由连接，从安全 证煤炭生产矿的通讯不中断，更好的为企业发展服务。性考虑，我们路由连接分两个光方向来连接，这样更好的保证了容灾 【参考文献】 系统的稳定性。 ［１］谢传浚．ＺＸＳＳ１０—１Ｖ ０４２００９０４软交换容灾配置 由于ｉ：０方式本域内呼叫计费由本域主用ＳＳ进行计费，当终端 设备切换到备用ＳＳ后，由备用ＳＳ进行计费，因此对备用计费服务器 作者简介：张庆林（１９８５ １２一），女，毕业于河南理Ｉ大学万方科技学院电子 配置双网卡，通过网管交换机２８２６Ｓ接入实现计费服务器直接接人计 信息＿Ｔ－程专业，学士学位，２００７年１０月进入中平能化计算机通讯分公司Ｉ作， 费中心系统。 助理工程师。 ３．２容灾演练 梁焱（１９８２．１一），男。毕业于北京交通大学计算机科学与技术专业，学士学 先对现有的接入层设备（ＡＧ５２Ｏｏ、ＩＡＤ＼ＯＮＵ）增加备用ＭＧＣ配置， 位．中国矿业大学计算机科学与技术专业在职研究生学历。２００６年１０月进入中 保存现各网关的注册信息、告警信息、中继状态，备份数据，进行容灾 平能化计算机通讯分公司工作．助理工程师。 库刷新，然后断开主用ｓｓ之间的ＳＣ心跳，方法有如下几种： ３．２．１接的数据设备上直接连接ＳＣ心跳的网口ｓｈｕｔｄｏｗｎ操作； ３．２．２关闭相应的ＮＩＣ单板，网口禁用： ［责任编辑：常鹏飞］ （上接第８１页）加强资源的循环利用，提升供应链、生产和加工、质量 品生产强国的转变。 监控等各个环节的管理水平； 作者简介：傅萍（１９７Ｏ一），女，大学本科，高级Ｉ程师，化学分析、质量检验、 （３）同国内外有资质的第三方质量服务机构合作，强化质量管理。 化学品安全。 对染料产品进行必要的检测、认证工作。 这样，染料企业在使染料产品得到生存下来的基本前提下，有重 点，分阶段的完成每个阶段的生态安全要求指标，实现从被迫应对到 引领生态安全导向的过渡。使我国完成从染料产品生产大国向染料产 王洪卫（１９７６一），男，大专学历，工程师，工艺技术、化学分析。 ［责任编辑：曹明明］ （上接第１１０页）４结语 介绍田．今日电子，２００４（６】：８７—９０． ［４］邱宁．利用ＵＳＢ总线的虚拟逻辑分析仪【Ｊ］．自动化仪表，２００３，２４（９）：２１—２４． 逻辑分析仪是一种类似于示波器的波形测试设备，它可以监测硬 ［５］朱震华，储婉琴－简易逻辑分析仪的设计与实现川．实验室研究与探索，２ＯＯｌ，２Ｏ 件电路工作时的逻辑电平（高或低），存储后用图形的方式直观地表达 （２１：１２３—１２４． 出来，主要是方便用户在数字电路的调试中观察输出的逻辑电平值。 逻辑分析仪是电路开发中不可缺少的设备，通过它．可以迅速地定位 作者简介：刘慧（１９８７一），男，汉族，武汉纺织大学，硕士研究生，主要研究方 向为嵌入式底层开发。 错误，解决问题，达到事半功倍的效果。ｅ 【参考文献】 ［１］潘松，黄继业．ＥＤＡ技术实用教程［Ｍ】．科学出版社，１９９９． ［２］夏宇闻．ＶｅＨｌｏｇ数字系统设计教程［Ｍ】．北京：北京航空航天大学出版社，２００６． ［３］Ｂｒｏｃｋ Ｊ．Ｌａ／Ｖｌｅｒｅｓ，Ｋｅｎｎｅｔｈ Ｊｏｈｎｓｏｎ．怎样确保检验成功：逻辑分析仪探头基础 朱勇（１９６４一），男，武汉纺织大学，教授，博士，主要研究方向为嵌入式系统 与ＳｏＣ、红外图像处理系统、信息存储。 ［责任编辑：张慧］ ９３
