实验 触发器及其应用

一、实验目的

1、掌握JK、D、T和T’触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、预习要求

1. 复习JK、D、T和T’触发器的工作原理和逻辑功能。 2. 预习实验74LS112和74LS74的功能表和引脚图。 3. 预习触发器之间逻辑功能的转换。 三、实验内容和方法

1、测试双JK触发器74LS112逻辑功能

本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图4-15-1所示。

JK触发器的状态方程为： Qn+1 ＝JQn＋KQn

图4-15-1 74LS112双JK触发器引脚排列及逻辑符号

(1) 测试RD 、SD的复位、置位功能

任取一只JK触发器，RD、SD、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、

Q端接至逻辑电平显示输入插口。要求改变RD，SD（J、K、CP处于任意状态），并在RD

＝0（SD＝1）或SD＝0（RD＝1）作用期间任意改变J、K及CP的状态，观察Q、Q状态。记录之并填入表4-15-1中。

表4-15-1 输 入 输 出 CP × × × J × × × K × × × Qn+1 SD 0 1 0 RD 1 0 0 Qn+1 (2) 测试JK触发器的逻辑功能

将RD、SD、J、K端接逻辑开关输出插口，SD＝1，RD＝1，按图4-15-2的要求改变J、K，在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、Q端波形，注意相位关系，描绘之。（J=K=0时的波形与初始态有关）

图4-15-2 输出波形与CP, J,K的关系

2、双相时钟脉冲电路

用JK触发器及与非门构成的双相时钟脉冲电路如图4-15-3所示，此电路是用来将时钟脉冲CP转换成两相时钟脉冲CPA及CPB，其频率相同、相位不同。

分析电路工作原理，并按图4-15-3接线，用双踪示波器同时观察CP、CPA；CP、CPB波形，并描绘之。

图4-15-3 双相时钟脉冲电路

3、测试双D触发器74LS74的逻辑功能 (1) 测试RD 、SD的复位、置位功能

图4-15-4 为双D 74LS74的引脚排列及逻辑符号。

图4-15-4 74LS74引脚排列及逻辑符号

测试方法同实验内容1、1)，表格并填入表4-15-2中。 表4-15-2

输 入 输 出 D × × × 1 0 Qn1 ＋

SD 0 1 0 1 1

RD 1 0 0 1 1 CP × × × ↑ ↑ Qn＋1 (2) 测试D触发器的逻辑功能

将RD、SD、D端接逻辑开关输出插口，SD＝1，RD＝1，按图4-15-4的要求改变D，在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、Q端波形，注意相位关系，描绘之。

图4-15-4 输出波形与CP, D的关系

4、乒乓球练习电路

电路功能要求：模拟二名动运员在练球时，乒乓球能往返运转。

提示：采用双D触发器74LS74设计实验线路，两个CP端触发脉冲分别由两 名运动员操作，两触发器的输出状态用逻辑电平显示器显示。

四、实验设备与器件

1、＋5V直流电源 2、双踪示波器 3、连续脉冲源 4、单次脉冲源 5、逻辑电平开关 6、逻辑电平显示器 7、74LS112（或CC4027） 74LS08（或CC4011） 74LS74（或CC4013） 五、实验报告要求

1、列表整理各类触发器的逻辑功能。

2、总结观察到的波形，说明触发器的触发方式。

3、体会触发器的应用。

实验七 移位寄存器及其应用

一、实验目的

1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。

2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。 二、预习要求

1、复习有关寄存器及串行、并行转换器有关内容。

2、查阅CC40194、74LS194逻辑线路。熟悉其逻辑功能及引脚排列。 3、画出用1片74LS194构成的四位左移串 / 并行转换器线路。 4、画出用1片74LS194构成的四位左移并 / 串行转换器线路。 三、实验内容和方法

本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图4-16-1所示。 其中 D0、D1 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR为右移串行输入端，SL 为左移串行输入端；S1、S0 为操作模式控制端；

为直接无条件清零端； CP为时钟脉冲输入端。

194有5种不同操作模式：即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3→Q0），保持及清零。S1、S0和

端的控制作用如表4-16-1。

图4-16-1 74LS194的逻辑符号及引脚排列

表4-16-1 74LS194功能表

输 入 CP S1 S0 SR SL DO D1 D2 D3 Q0 × × × × × × × × 0 1 0 1 0 1 × × a b c d a 输 出 Q1 0 b Q2 0 c Q1 Q3 Q3 0 d Q2 DSL 功能 清除 × 0 送数 ↑ 1 右移 ↑ 1 左移 ↑ 1 保持 ↑ 1 保持 ↓ 1 1 DSR × × × × × DSR Q0 0 × DSL × × × × Q1 0 × × × × × × Q2 × × × × × × × × 1 、测试CC40194（或74LS194）的逻辑功能 按图4-16-2接线，CR、S1、S0、SL、 SR、D0、D1、D2、D3分别接至逻辑开关的 输出插口；Q0、Q1、Q2、Q3接至逻辑电平 显示输入插口。CP端接单次脉冲源。按表 4-16-2规定的输入状态，逐项进行测 试。

图4-16-2 CC40194逻辑功能测试

(1) 清除：令CR＝0，其它输入均为任意态，这时寄存器输出Q0、Q1、Q2、Q3应均为0。清除后，置CR＝1 。

(2) 送数：令CR＝S1＝S0＝1 ，送入任意4位二进制数，如D0D1D2D3＝0101，加CP脉冲，观察CP＝0 、CP由0→1、CP由1→0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲的上升沿。

(3) 右移：清零后，令CR＝1，S1＝0，S0＝1，由右移输入端SR 送入二进制数码如0100，由CP端连续加4个脉冲，观察输出情况，记录之。

(4) 左移：先清零或予置，再令CR＝1，S1＝1，S0＝0，由左移输入端SL 送入二进制数码如1111，连续加四个CP脉冲，观察输出端情况，记录之。

(5) 保持：寄存器予置任意4位二进制数码abcd，令CR＝1，S1＝S0＝0，加CP脉冲，观察寄存器输出状态，记录之并填入表格4-16-2。 表4-16-2 74LS194的逻辑功能测试表 清除 0 1 1 1 1 1 1 1 1 1 1 模 式 S1 × 1 0 0 0 0 1 1 1 1 0 S0 × 1 1 1 1 1 0 0 0 0 0 时钟 CP × ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ ↑ 串 行 SL × × × × × × 1 1 1 1 × 输 入 输 出 功能总结 SR D0 D1 D2 D3 Q0 Q1 Q2 Q3 × ×××× × 0 1 0 1 0 1 0 0 × × × × × ×××× ×××× ×××× ×××× ×××× ×××× ×××× ×××× a b c d 2、环形计数器

自拟实验环形计数器电路，可参考图4-16-3，请在实验台完成补充完整电路中缺失的部分，CLK用1Hz信号输入，使电路工作。用并行送数法予置寄存器为某二进制数码（如0100），然后进行右移循环，观察寄存器输出端状态的变化，并将结果填入表格4-16-3中。

图4-16-3 供参考的电路，可实现右移

表4-16-3 CP 0 1 2 3 4 Q0 0 Q1 1 Q2 0 Q3 0 3、实现数据的串、并行转换 (1)串行输入、并行输出。

按图4-16-4接线（注意补充引脚号），进行右移串入、并出实验，串入数码0111；将结果记录在表格4-16-4中。

CP 0 1 2 3 Q0 0 dO d1 d2 d3 Q1 0 0 d0 d1 d2 Q2 0 0 0 d0 d1 Q3 0 0 0 0 d0 说明

4 图4-16-4 串入并出（右移方式） 表4-16-4

(2)并行输入、串行输出

按图4-16-5接线，注意补充引脚号，进行右移并入、右移串出实验，并入数码自定。再改接线路用左移方式实现串行输出。自拟表格，记录之。

图4-16-5 并入串出（右移方式）

四、实验报告要求

1、分析表4-16-2的实验结果，总结移位寄存器74LS194的逻辑功能并写入表格功能总结一栏中。

2、根据实验内容2 的结果，画出4位环形计数器的状态转换图及波形图。 3、分析串 / 并、并 / 串转换器所得结果的正确性。 五、回答问题

1、在对74LS194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清零？

2、使寄存器清零，除采用CR输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？

3、若进行循环左移，图4-16-3接线应如何改接？