DRAM发展状况

江凌

DRAM芯片在半导体产业中占有极其重要的地位,它不但市场份额大,而且技术更新换

代快,是最具有代表性的集成电路产品。近两年来,尽管DRAM市场供过于求,产品过剩,价

格呈急跌趋势,但是,它仍是半导体产业的中流砥柱,是半导体产业的驱动力量,引导着半

导体产业的新技术革命蓬勃发展。

自70年代出现1K集成度的芯片以来,DRAM以平均每三年产品集成度翻两番的速度增长

,起着半导体精细加工技术的先导作用。尤其是进入90年代后,DRAM芯片的发展速度更快

。1997年,16Mb DRAM芯片成为全球存储器芯片的主流产品。随着半导体加工技术向深亚

微米级的发展,其制造工艺技术已转向μm以下,晶片的批量生产由6英寸向8英寸转移

。预计,近两年DRAM市场可望开始复苏,达到供求平衡,甚至出现供不应求的局面。

近年来,为了确保全球DRAM市场能持续、高速增长,世界主要生产DRAM芯片的公司纷

纷投入人力和物力,采取了积极有效的措施。例如,调整产品计划,加强和充实64Mb芯片的

生产线建设,促使64Mb芯片大量上市,使产量超过16Mb的产量,而成为存储器市场的主流产

品。

据有关方面预测,在2000年之前,全世界将建立及投产百余条μm～μm和8英

寸晶片的64Mb DRAM批量生产线,2000年前后可能提高到μm工艺技术和12英寸晶片,

同时批量生产256Mb和1Gb DRAM芯片。4Gb DRAM芯片将于2005年前后投放市场,64Gb DRA

M 可望在2010年面市。下一世纪DRAM芯片仍将起到带动半导体产业向前发展的先导作用

。

韩国成为全球最大供应商

韩国在开发和批量生产DRAM芯片方面已走在世界的前列。尤其是近两年来,韩国加快

了在美国、欧洲、亚洲等地建设64Mb/256Mb DRAM生产线的速度,以使其64Mb DRAM芯片目

前占全球30%以上的市场份额。

韩国三星电子公司是世界上最早开发和批量生产64Mb DRAM芯片的公司之一,它比原

计划提前半年从16Mb向64Mb转移。1996年底,该公司的64Mb DRAM芯片月产量达到50万片

。去年,他们又开始批量生产128Mb同步DRAM(SRAM)芯片,这种芯片采用μm工艺技术

制作,芯片大小与64Mb一样,因此,可以在目前的系统设计中采用。去年,该公司还宣布已

将其新一代256Mb DRAM的样片交给世界上最大的7家PC制造商,并在今年初开始批量生产

这种芯片。

韩国LG半导体公司与日本日立公司合作于1997年在马来西亚建成了64Mb DRAM生产线

,并在英国建设64Mb/256Mb DRAM生产线,计划今年竣工。韩国现代电子公司在美国建设的

64Mb/256Mb DRAM生产线于去年底竣工。

1996年,韩国三星电子公司独家开发成功1Gb DRAM样片。据说这种芯片内含亿

个基本单元,存储量为256Mb的4倍以上。该公司预计,到2005年,1Gb DRAM芯片将得到广泛

应用。这种芯片在处理文字、动画和声音等方面的功能均有显着增强,它的应用将使微型

电脑和便携式信息终端在小型化和高性能方面登上一个台阶。

日本在千兆位级芯片中领先

NEC、日立、东芝、富士通等一些大的半导体厂家目前都纷纷加速向64Mb DRAM芯片

的转移,以期获得较大的利润。例如,NEC公司投资1000亿日元充实8英寸晶片μm工艺

生产线;富士通投资400亿日元提高64Mb DRAM的月产量;三菱公司投资250亿日元增加64M

b的生产能力等。此外,为了争夺下一世纪初DRAM芯片的市场,这些公司均投入了大量的人

力和资金,开发千兆位级DRAM芯片。1996年,这些公司就和美国、韩国的半导体公司联合

投资成立了半导体技术研究中心,研究下一代12英寸晶片的制造技术,并于1997年建成了

试验生产线,为2000年后生产1Gb DRAM芯片做准备。试验初期,日本厂商投资了50亿日元

,成为联合开发千兆位级DRAM芯片的核心,处于领先地位。

NEC公司在去年底前大幅度增产64Mb DRAM芯片,月产量由500万片增加到1000万片。

该公司于去年4月推出了128Mb DRAM样片,之后,开始投入批量生产,年底时产量达到60万

片。在ISSCC(国际固态电路会议)上,NEC公司公布了采用μm工艺技术开发成功的4G

b DRAM样片,片上集成度达到44亿个元件的高水平,存储量可与CD-ROM相匹敌。这标志着

半导体存储器技术又登上了新的台阶。

日立公司去年1月率先推出128Mb DRAM芯片。为了研制1Gb DRAM芯片,该公司于1992

年由其中央研究所着手进行开发工作,1997年宣布在实验室开发出样片。这种样片采用了

三维器件结构方式和μm工艺技术,预计2000年可望投入批量生产。到那时,可以说半

导体存储器芯片迎来了千兆位级时代。

富士通公司正在努力开发多种先进的存储器技术。该公司在去年6月底推出其第一个

双数据速率的DRAM(DDR DRAM),并在去年底开始大批量生产。该公司还将在今年初首次推

出Rambus DRAM(RDAM)芯片,并积极参与开发SL DRAM芯片。

尽管目前DDR DRAM、RDAM和SL DRAM都尚未形成规模生产,但它们已被业界专家看作

是下一代存储器芯片中的三种最有希望的存储技术。这三种存储器结构将从1999年开始

为争夺PC、工作站、笔记本电脑以及服务器等领域的存储器市场展开激烈竞争。

日本通产省从1993年初开始实施一项称为\"原子·分子极限操作技术\"的开发计划,打

算在21世纪的前几年内利用原子技术开发16Gb DRAM芯片。参加这项研究工作的有日本、

美国和德国的46家公司。日本政府为这项计划提供了250亿日元的研究费用。如果这项产

品研究成功,它将使千兆位级DRAM芯片的发展进入更加崭新的时代。

走合作开发之路

近年来,由于全球DRAM芯片价格持续下跌,致使日本半导体厂家盈利大幅度减少,加上

由于千兆位级DRAM芯片半导体技术的开发和产品的生产需要3～4年时间,投资巨大,且投

资额逐年增加,使厂家压力极大。因此,半导体厂家纷纷走上联合开发之路。如东芝和IB

M合作开发64Mb DRAM芯片;索尼和富士通决定联合开发和生产千兆位级DRAM芯片,由富士

通公司有偿提供μm尖端制造技术,生产1Gb DRAM芯片;IBM、西门子和东芝三家公司

联盟,共同研制256Mb DRAM的革新芯片,以达到芯片面积最小、速度最快的全功能的技术

指标要求,革新后的芯片面积只有286平方毫米,访问时间为26ns,比现有的256Mb DRAM芯

片的面积减小了13%,速度快2倍多。

台湾半导体公司紧跟潮流

台湾大部分半导体公司为了适应DRAM从16Mb向64Mb转移的形势,积极转向生产64MbD

RAM芯片。例如,台湾Promos技术公司已开始利用μm工艺技术生产8英寸晶片,主要用

来制造64Mb DRAM芯片。去年1月开始采用μm工艺技术批量生产64Mb DRAM芯片,并且

为能跟上全球千兆位级DRAM芯片的开发潮流,积极开展对256Mb和1Gb DRAM芯片的开发。

嵌入式DRAM芯片越来越普遍

去年3月,西门子公司宣布其最新嵌入式DRAM技术首次允许超过128Mb,并于夏季开始

批量生产。据该公司称,以前的嵌入式存储器芯片在采用μm工艺技术时,上限只达到

12Mb,而现在人们只用一个芯片就可以运行整个PDA,在这种芯片上能集成多达40万个门电

路。它可使嵌入式系统的应用范围更广,因为这种系统所要求的越来越多的存储器特性不

需要依靠外部DRAM芯片。目前,嵌入式DRAM芯片越来越普遍。例如,东芝公司宣布将推出

128Mb嵌入式DRAM芯片;NEC公司也称能将64Mb DRAM芯片用于ASIC上。

同步DRAM技术趋向成熟

近几年来,尽管DRAM的速度和吞吐量已有很大提高,但是,随着高性能微处理器的时钟

频率已普遍超过300MHz(甚至达到600MHz)以上,而使速度相对较慢的存储器芯片成为系统

的瓶颈,严重地影响了系统性能的提高。为此,需要开发速度更快、数据吞吐量更大和廉

价的存储器芯片。同步DRAM(SDRAM)具有满足这种要求的特性,它能支持同步速度在100M

Hz以上的微处理器系统,而且目前性能已趋向成熟。例如,日立公司已抽样出业界第一个

能完全遵循Intel PC-100规范的256Mb SDRAM样片,它可以满足最新一代Intel兼容母板对

高速存储器的要求。目前,SDRAM芯片已广泛应用于各种系统中,快速地消除了原先存在于

高速微处理器和标准DRAM之间在速度性能上的差距。随着微处理性能的进一步提高,新的

高速内存系统接口还将使SDRAM发挥更好的作用,它使系统设计人员不用重新设计就能平

稳地把原先设计的系统转变成为具有更高总线速度的新系统。

近两年来,由于DRAM芯片持续供过于求,加上亚洲金融危机和计算机市场降价浪潮的

冲击,使DRAM芯片价格下降到近几年来的最低谷。据市场分析机构Dataquest公司预测,今

后两年内,DRAM芯片的前景将依然暗淡,全球DRAM芯片要到2001年才可能初步实现供求平

衡。但随着DRAM芯片今后稳步向千兆位级方向发展,其世界市场的前景将是光明的,它仍

将左右着世界半导体产业的发展。

动态读写存储器DRAM（Dynamic Random Access Memory）是利用MOS存储单元分布

电容上的电荷来存储数据位，由于电容电荷会泄漏，为了保持信息不丢失，DRAM需要不

断周期性地对其刷新。由于这种结构的存储单元所需要的MOS管较少，因此DRAM的集成度

高、功耗也小，同时每位的价格最低。DRAM一般都用于大容量系统中。

---- DRAM的发展方向有两个，一是高集成度、大容量、低成本，二是高速度、专用化。

---- 从1970年Intel公司推出第一块1K DRAM芯片后，其存储容量基本上是按每三年翻两

番的速度发展。1995年12月韩国三星公司率先宣布利用μm工艺研制成功集成度达1

0亿以上的1000M位的高速（3lns）同步DRAM。这个领域的竞争非常激烈，为了解决巨额

投资和共担市场风险问题，世界范围内的各大半导体厂商纷纷联合，已形成若干合作开

发的集团格局。

---- 1996年市场上主推的是4位和16位DRAM芯片，1997年以16M位为主，1998年64M位大

量上市。64M DRAM的市场占有率达52%；16M DRAM的市场占有率为45%。今年64M DRAM市

场占有率将提高到78%，16M DRAM占1%。128M DRAM已经出现，明年将出现256M DRAM。

---- 高性能RISC微处理器的时钟已达到100MHz～500MHz，这种情况下，处理器对存储器

的带宽要求越来越高。为了适应高速CPU构成高性能系统的需要，DRAM技术在不断发展。

在市场需求的驱动，出现了一系列新型结构的高速DRAM。有些厂商把注意力集中在存储

器芯片的片外附加逻辑电路上，试图在片外组织连续数据流来提高单位时间内数据流量

，即增加存储器的带宽。有的半导体厂商已开发出能提高存储器存取速度的新产品，例

如EDRAM、CDRAM、SDRAM、RDRAM、SLDRAM、DDR DRAM、DRDRAM等。

---- 动态读写存储器的发展

---- 为了提高动态读写存储器访问速度而采用不同技术实现的DRAM不断在发展。

---- （1） 快速页面方式FPM DRAM

---- 快速页面方式FPM（Fast Page Mode）DRAM已经成为一种标准形式。一般DRAM存储

单元的读写是先选择行地址，再选择列地址，事实上，在大多数情况下，下一个所需要

的数据在当前所读取数据的下一个单元，即其地址是在同一行的下一列，FPM DRAM可以

通过保持同一个行地址来选择不同的列地址实现存储器的连续访问。减少了建立行地址

的延时时间从而提高连续数据访问的速度。但是当时钟频率高于33MHz时，由于没有足够

的充电保持时间，将会使读出的数据不可靠。

---- （2） 扩展数据输出动态读写存储器EDODRAM

---- 在FPM技术的基础上发展起来的扩展数据输出动态读写存储器EDODRAM（Extended

Data Out DRAM），是在RAM的输出端加一组锁存器构成二级内存输出缓冲单元，用以存

储数据并一直保持到数据被可靠地读取时为止，这样就扩展了数据输出的有效时间。ED

ODRAM可以在50MHz时钟下稳定地工作。

---- 由于只要在原DRAM的基础上集成成本提高并不多的EDO逻辑电路，就可以比较有效

地提高动态读写存储器的性能，所以在此之前，EDODRAM曾成为动态读写存储器设计的主

流技术和基本形式。

---- （3） 突发方式EDODRAM

---- 在EDODRAM存储器的基础上，又发展了一种可以提供更高有效带宽的动态读写存储

器突发方式EDODRAM（Burst EDODRAM）。这种存储器可以对可能所需的4个数据地址进行

预测并自动地预先形成，它把可以稳定工作的频率提高到66MHz。

---- （4） 同步动态读写存储器SDRAM

---- SDRAM（Synchronous DRAM）是通过同步时钟对控制接口的操作和安排片内隔行突

发方式地址发生器来提高存储器的性能。不象传统的DRAM那样，需要系统来产生各别的

地址对存储器中存放的每个数据字进行访问，它仅需要一个首地址就可以对一个存储块

进行访问。所有的输入采样如输出有效都在同一个系统时钟的上升沿。所使用的与CPU同

步的时钟频率可以高达66MHz～100MHz。它比一般DRAM增加一个可编程方式寄存器。采用

SDRAM可大大改善内存条的速度和性能，系统设计者可根据处理器要求，灵活地采用交错

或顺序脉冲。

---- Samsung半导体公司推出了两种都是16位的典型SDRAM芯片KM48SH2000，采用单一+

电源电压，低电压TTL输入输出电平。这种芯片可以以100MHz的速率对突发信息进行

读和写操作。采用敏感电平的RAS和单体结构。RAS线在激活工作和预充电期间都应该保

持有效电平而不是给出一个周期的脉冲。这类似于标准的DRAM芯片的RAS。采用单体结构

可以简化设计和芯片的操作，而且可以减少功耗和成本。

---- Infineon Technologies(原Siemens半导体)今年已批量供应256Mit SDRAM。其SDR

AM用μm技术生产，主要符合PC的标准，主要用于服务器和工作站。

---- 日本NEC公司推出的16位（4M×4、2M×8、1M×6、2M×9、1M×18）流水线双体结

构的SDRAM芯片μ PD42116x允许用一个时钟脉冲完成多地址的处理，并在数据输出之前

，几个时钟脉冲使列地址有效被送到译码器。在第一个存储体被访问期间同时对第二个

存储体进行操作。在某些情况下，它可以从第二个存储体中预取指并与当前读或写操作

重叠进行。不同的芯片可以工作在33MHz、66MHz、100MHz的时钟频率下，66MHz时钟频率

下其输出时间为15ns，在100MHz下为10ns。

---- （5） 带有高速缓存的动态读写存储器CDRAM

---- CDRAM（Cached DRAM）是日本三菱电气公司开发的专有技术，1992年推出样品，是

通过在DRAM芯片，集成一定数量的高速SRAM作为高速缓冲存储器Cache和同步控制接口，

来提高在座器的性能。这种芯片用单一+电源，低压TTL输入输出电平。Mitsubishi

Electronics America推出的256k×16CDRAM，行访问时间为75ns，读/写访问时间为15

0ns。它有一个10位的多路复用地址输入总线。存储矩阵可以从I/O引脚直接访问或者经

过一个缓冲器和128位的总线对Cache加载。

---- CDRAM的片内cache衩分成128个Cache行，每行为8个16位字。Cache通过10位的地址

线进行寻址，它既可以被直接映射，也可以设置依赖于外部Cache的Cache控制器的作用

。如果在读操作期间，由Cache控制器检测到数据在Cache中，读出数据只需要15ns。如

果数据不在Cache中，控制器将把一个128位的新行转换到Cache和输出引脚上，这需要7

5ns（5个时钟周期）。从DRAM到SDRAM的集成128位宽的总线对整个Cache加载需要75ns。

---- 在写操作过程中，CDRAM的Cache可以用正写或反写Cache方式，这取决于控制器的

作用。在反写方式时，在写入命中的情况下，数据写入到Cache的时间是15ns，并且在D

RAM中的数据不被更新。Cache控制器必须对这个状况进行记录和跟踪。

---- 当所用Cache被改写时，需要280ns的反写周期时间去把Cache行存入DRAM中，同时

把下一个Cache行读入Cache中。在某些情况下，128位宽的数据转换缓冲器允许反写周期

的写部分是被隐含的。

---- 如果对某个存储单元的写周期没有被映射到当前的SRAM Cache中（未能写命中），

数据可能要用15ns的时间被送到数据缓冲器中，然后用150ns写周期写入DRAM。CDRAM使

用同步时钟去控制所有的操作。所有控制和地址信号都在同步时钟的边沿之前被建立，

并且测量同步时钟的访问的次数。在对Cache进行突发读或写操作期间，当使用两片CDR

AM且其最大突发数据率为267Mbytes/s、32位字宽的情况下新的数据可以每15ns被转换一

次。

---- CDRAM有一个同步输出寄存器，它工作在透明、锁定和自动记录模式，时钟屏蔽输

入可以使时钟无效以减少功率消耗。

---- 目前三菱公司可以提供的CDRAM为4Mb和16Mb，其片内Cache为16KB，与128位内部总

线配合工作，可以实现100MHz的数据访问。流水线式存取时间为7ns。

---- （6） 增强型动态读写存储器EDRAM（Enhanced DRAM）

---- 由Ramtron跨国公司推出的带有高速缓冲存储器的DRAM产品称作增强型动态读写存

储器EDRAM（Enhanced DRAM），它采用异步操作方式，单一+5V工作电源，CMOS或TTL输

入输出电平。由于采用一种改进的DRAM μm CMOS工艺和可以减小寄生电容和提高晶

体管增益的结构技术，其性能大大提高，行访问时间为35ns，读/写访问时间可以提高到

65ns，页面写入周期时间为15ns。EDRAM还在片内DRAM存储矩阵的列译码器上集成了2K位

15ns的静态RAM高速缓冲存储器Cache，和后写寄存器以及另外的控制线，并允许SRAM C

ache和DRAM独立操作。每次可以对一行数据进行高速缓冲。它可以象标准的DRAM对任一

个存储单元用页面或静态列访问模式进行操作，访问时间只有15ns。当Cache未命中时，

EDRAM就把新的一行加载到Cache中，并把选择的存储单元数据输出，这需要花35ns。这

种存储器的突发数据率可以达到267Mbytes/s。

---- （7） RDRAM（Rambus DRAM）

---- 据Samsung Electronics预测：今年全世界Rambus DRAM市场将达26亿美元，2000年

将达135亿美元。下世纪初，一半以上的内存芯片采用Rambus DRAM。Rambus DRAM是Ram

bus公司利用本身研制的一种独特的接口技术代替页面方式结构的一种新型动态读写存储

器。这种接口在处理机与DRAM之间使用了一种特殊的9位低压负载发送线，用250MHz同步

时钟工作，字节宽度地址与数据复用的串行总线接口。这种接口又称作Rambus通道，这

种通道嵌入到DRAM中就构成Rambus DRAM，它还可以嵌入到用户定制的逻辑芯片或微处理

机中。它通过使用250MHz时钟的两个边沿可以使突发数据传输率达到500MHz。在采用Ra

mbus通道的系统中每个芯片内部都有它自己的控制器，用来处理地址译码和面页高速缓

存管理。由此一片存储器子系统的容量可达512K字节，并含有一个总线控制器。不同容

量的存储器有相同的引脚并连接在同一组总线上。Rambus公司开发了这种新型结构的DR

AM，但是它本身并不生产，而是通过发放许可证的方式转让它的技术，已经得到生产许

可的半导体公司有NEC、Fujitsu、Toshiba、Hitachi和LG等。

---- 下一代新型DRAM

---- 被业界看好的下一代新型DRAM有三种：双数据传输率同步动态读写存储器（DDR S

DRAM）、同步链动态读写存储器（SLDRAM）和Rambus接口DRAM（RDRAM）。

---- （1） DDR DRAM（Double Data Rate DRAM）

---- 在同步动态读写存储器SDRAM的基础上，采用延时锁定环（Delay-locked Loop）技

术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据

（而不是第一代SDRAM仅在时钟脉冲的下降沿传输数据），这样就在不提高时钟频率的情

况下，使数据传输率提高一倍，故称作双数据传输率（DDR）DRAM，它实际上是第二代S

DRAM。由于DDR DRAM需要新的高速时钟同步电路和符合JEDEC标准的存储器模块，所以主

板和芯片组的成本较高，一般只能用于高档服务器和工作站上，其价格在中低档PC机上

可能难以接受。

---- （2） SLDRAM（Synchnonous Link DRAM）

---- 这是由IBM、HP、Apple、NEC、Fujitsu、Hyundai、Micron、TI、Toshiba、Sansu

ng和Siemens等业界大公司联合制定的一个开放性标准，委托Mosaid Technologies公司

设计，所以SLDRAM是一种原本最有希望成为高速DRAM开放性工业标准的动态读写存储器

。它是一种在原DDR DRAM基础上发展的一种高速动态读写存储器。它具有与DRDRAM相同

的高数据传输率，但是它比其工作频率要低；另外生产这种存储器不需要支付专利使用

费，使得制造成本较低，所以这种存储器应该具有市场竞争优势。但是由于SLDRAM联盟

是一个松散的联合体，众多成员之间难以协调一致，在研究经费投入上不能达成一致意

见，加上Intel公司不支持这种标准，所以这种动态存储器反而难以形成气候，敌不过I

ntel公司鼎立支持的Rambus公司的DRDRAM。SLDRAM可用于通信和消费类电子产品，高档

PC和服务器。

---- （3） DRDRAM（Direct Rambus DRAM）

---- 从1996年开始，Rambus公司就在Intel公司的支持下制定新一代RDRAM标准，这就是

DRDRAM（Direct RDRAM）。这是一种基于协议的DRAM，与传统DRAM不同的是其引脚定义

会随命令而变，同一组引脚线可以被定义成地址，也可以被定义成控制线。其引脚数仅

为正常DRAM的三分之一。当需要扩展芯片容量时，只需要改变命令，不需要增加硬件引

脚。这种芯片可以支持400MHz外频，再利用上升沿和下降沿两次传输数据，可以使数据

传输率达到800MHz。同时通过把数据输出通道从8位扩展成16位，这样在100MHz时就可以

使最大数据输出率达s。东芝公司在购买了Rambus公司的高速传输接口技术专利后

，于1998年9月首先推出72Mb的RDRAM，其中64Mb是数据存储器，另外8Mb用于纠错校验，

由此大大提高了数据读写可靠性。

---- Intel公司办排众议，坚定地推举DRDRAM作为下一代高速内存的标准，目前在Inte

l公司对Micro、Toshiba和Samsung等公司组建DRDRAM的生产线和测试线投入资金。其他

众多厂商也在努力与其抗争，最近AMD宣布至少今年推出的K7微处理器都不打算采用Ram

bus DRAM；据说IBM正在考虑放弃对Rambus的支持。当前市场上同样是64Mb的DRAM，RDR

AM就要比其他标准的贵45美元。

动态随机存取存储器（DRAM）

存储器密度在过去20年取得了令人惊叹的增长速度。1990年代,芯片存储容量从4Mb迅速提高到256Mb。今天,尽管512Mb芯片的尺寸微缩仍然是研究的重点（因为采用二进制代码输入,所以字节数永远是2的幂次方）,最新技术已经达到了1Gb。4Gb的样品也已经开发出来了,不过芯片尺寸相当大,而且目前似乎还不需要这么大的单一芯片,它可以存储的数据相当于32,000张标准大小的报纸、1600张照片或长达64小时的音像制品。简单地说,存储器可以将每个字节 存储器密度在过去20年取得了令人惊叹的增长速度。1990年代,芯片存储容量从4Mb迅速提高

到256Mb。今天,尽管512Mb芯片的尺寸微缩仍然是研究的重点（因为采用二进制代码输入,所以字节数永远是2的幂次方）,最新技术已经达到了1Gb。4Gb的样品也已经开发出来了,不过芯片尺寸相当大,而且目前似乎还不需要这么大的单一芯片,它可以存储的数据相当于32,000张标准大小的报纸、1600张照片或长达64小时的音像制品。

简单地说,存储器可以将每个字节保存为1或0两种状态,而且必须能够读取或“感应”到这些状态。动态随机存取存储器（DRAM）是最常见的存储器类型,其字节存储与电容器充放电直接相关。如果电容器被充电,状态为1;如果电容器不含电荷,状态则为0。

DRAM存储单元包含MOSFET（又称为阵列存取晶体管或状态转换晶体管）。各存储单元组成一个很大的阵列,位线和字线构成其地址。其中,字线与状态转换晶体管的栅极相连;状态转换晶体管的源/漏极一端与字线相连,另一端与存储电容器相接。写数据时,先提高字线电位,状态转换晶体管打开,通过位线往存储电容器中“写”入高/低电位;然后降低字线电位,状态转换晶体管关闭,电压/电荷被限制和保存在存储电容器中,完成数据存储动作。在标准DRAM中,读取数据通常通过位线预充电（介于高低电压之间）、打开状态转换晶体管、感应存储电容器与寄生位线电容之间电荷分享引起的位线信号电压变化等一系列动作完成。

存储密度的快速提高很大程度上是新光刻技术引起的。新光刻技术可以转移的图形越来越小。但是,它同时给半导体工业带来了新的挑战。半导体工业必须能够不断地将电容器做得足够小,在不占据更多空间的同时使电容器可以存储足够的电荷。2001 ITRS曾指出：“尽可能缩小存储单元大小的压力和尽可能提高存储单元电容的需求产生了矛盾,它迫使存储器设计者通过设计和材料的更新找到创造性的解决方案,在缩小存储单元尺寸的同时达到最低电容要求。”

一种方法是将电容器做在深沟道中。采用沟道式存储电容器的DRAM存储单元特别适合与垂直晶体管进行整合,因为存储电容器上方的部分沟道侧壁可用作通道,位线则位于硅衬底表面的上方。图1为从目前的沟道式存储单元到垂直晶体管沟道式存储单元的发展过程示意图。

DRAM的发展

近１０年来，ＣＰＵ已从３８６发展到“６８６”，明年将出现“７８６”。可存储器发展相对较慢。因此，近三年来内存也在加快发展，现正从原先使用的ＤＲＡＭ经由ＥＤＯ ＤＲＡＭ，逐渐改换为使用ＳＤＲＡＭ。两三年后还将使用Ｒａｎｄｏｍ公司开发的ＲＤＲＡＭ。 今年初，日本ＮＥＣ在其新的“Ｖａｌｕｅ Ｓｔａｒ”系列电脑中，第一次把ＳＤＲＡＭ（同步ＤＲＡＭ）作为标准配置，其它公司也将相继仿效。所以ＳＤＲＡＭ正从“下一代存储器”变为“标准存储器”。

而取代ＳＤＲＡＭ成为“下一代存储器”的是ＲＤＲＡＭ。Ｉｎｔｅｌ已在开发对应于ＲＤＲＡＭ的芯片组，预定于１９９８年下半年推出。随着Ｐ７（７８６）的面世，ＣＰＵ的工作频率将达到５００ＭＨｚ级，那时能跟得上这样快速的ＤＲＡＭ将只有ＲＤＲＡＭ，因此，ＲＤＲＡＭ也将很快成为下一代的标准存储器。

#2 ·非同步存储器和同步存储器

在ＤＲＡＭ（动态随机存储器）中，排列着许多像网格一样的存储单元。在对ＤＲＡＭ进行读写时，需要指出作为读写对象的单元位置（地址），从ＣＰＵ得到指令的“存储器控制器”首先指出“行”的所在，在名为“行缓冲器”的地方存放全部数据，然后指出“列”所在，便决定了地址。

现在我们所指的ＤＲＡＭ，实际上是高速页方式ＤＲＡＭ（ＦＰＤＲＡＭ）。ＣＰＵ访问连续地址时，在指出行地址后，它只要不断地指定列地址就可以读出数据。在取出同一行的数据时，用不着每一次都要再指定行地址，因而可以提高读写速度。

ＥＤＯ ＤＲＡＭ是在此基础上加以改进的存储器。它可以在输出某一数据的过程中，就已开始准备下一数据的输出。同高速页方式相比，由于增大了输出数据所占的时间比例，所以能够跟得

上高速的时钟。

上面这两种存储器还都是“非同步存储器”，与它们不同，ＳＤＲＡＭ与机器时钟同步工作。由于它是以命令的形式指定地址，虽然在开始的时候要多花一些时间，但在这以后，每一时钟可以读写一个数据，原因在于它使用了流水线。这一技术已在奔腾和高能奔腾中使用。ＳＤＲＡＭ中所用的流水线是节拍为１个时钟的传送带，它有３个工位，虽然每一数据的处理花了３个时钟，但由于有３个工位，每一时钟就能输出１个数据，所以相当于每１时钟处理１个数据。

在外部时钟为６６ＭＨｚ时，ＳＤＲＡＭ与ＥＤＯ ＤＲＡＭ相比，显示不出有多大的优点，但当外部时钟增加到１００ＭＨｚ以上，ＥＤＯ ＤＲＡＭ速度已经跟不上，ＳＤＲＡＭ的优点便很明显，现在已有８３ＭＨｚ版和１００ＭＨｚ版的ＳＤＲＡＭ，而且时钟再提高时它仍跟得上，肯定是有前途的。

#2 ·独特的ＲＤＲＡＭ

ＲＤＲＡＭ是更高性能的ＤＲＡＭ。目前的产品在３００ＭＨｚ下工作，但由于每一时钟可进行两次读写，实际上相当于以６００ＭＨｚ时钟工作。

日本任天堂公司已在其游戏机“ＮＩＮＴＥＮＤＯ ６４”（任天堂６４）中采用了ＲＤＲＡＭ。在图形卡方面，Ｇｒａｐｈｉｃｓ Ｂｌａｓｔｅｒ上配置了５００ＭＨｚ版的ＲＤＲＡＭ。

ＲＤＲＡＭ之所以能够高速工作，是由于它把行缓冲器作为高速暂存利用。在普通的ＤＲＡＭ中，行缓冲器的信息在写回存储器后便不再保留，而ＲＤＲＡＭ则将这一信息继续保持住。在进行存储器访问时，如行缓冲器中已经有目标数据，则可利用它，因而实现了高速访问。

它还有一个特点，就是用所谓“随机通道”这样特殊的高速总线来传送数据，即把数据集中起

来以分组的形式进行传送。指定地址的命令也以分组的形式传送，所以只要最初花２４个时钟，以后便可每１时钟读出１个字节。一次访问所能读出的数据长度可以达到２５６字节。

如果按读出２５６字节数据时的情况计算，每次访问ＲＤＲＡＭ花的时间为开始的２４时钟加上２５６时钟，总共花２８０时钟，平均每一字节约花１．１时钟。如果一次只读一个字节，则每次访问为最初２４时钟加１个时钟，总共花２５时钟，效率降低到１／２０以下。因此，ＲＤＲＡＭ要连续读出数据才能发挥其性能，如果数据零零散散地分布在存储器的各个地方，访问起来那就非常慢了。

Ｒａｎｄｏｍ公司为了克服这一缺点，正在开发能够并行处理多个读出命令的“并行（Ｃｏｎｃｕｒｒｅｎｔ）”型的ＲＤＲＡＭ，预计１９９８年，能在８００ＭＨｚ下工作的这种类型的产品将面世。