中南大学 通信原理试验汇报
学 院: 信息科学与工程学院 班 级: 通 信 1101班 学 号: 0
姓 名: 招绍河 指导老师: 彭春华
目 录
一、 硬件试验
1、 试验三 模拟锁相环与载波同时…………………………………3 2、 试验五 数字锁相环与位同时……………………………………10 3、 试验六 帧同时……………………………………………………18 4、 试验七 时分复用数字基带通信系统……………………………27 5、 试验八 2DPSK、 2FSK通信系统 …………………………………32
二、 软件设计试验
1、 试验目……………………………………………………………35 2、 试验基础要求………………………………………………………35 3、 试验原理分析………………………………………………………35
4、 仿真程序代码及分析………………………………………………38 5、 波形图结果显示……………………………………………………42 6、 心得体会……………………………………………………………45
试验三 模拟锁相环与载波同时
一、 试验目
1. 掌握模拟锁相环工作原理, 以及环路锁定状态、 失锁状态、 同时带、 捕捉带等基础概念。
2. 掌握用平方环法从2DPSK信号中提取相干载波原理及模拟锁相环设计方法。
3. 了解相干载波相位模糊现象产生原因。
二、 试验内容
1. 观察模拟锁相环锁定状态、 失锁状态及捕捉过程。
2. 观察环路捕捉带和同时带。
3. 用平方环法从2DPSK信号中提取载波同时信号, 观察相位模糊现象。
三、 基础原理
通信系统中常见平方环或同相正交环（科斯塔斯环）从2DPSK信号中提取相干载波。本试验系统载波同时提取模块用平方环, 原理方框图如图3-1所表示, 电原理图如图3-2所表示（见附录）。模块内部使用+5V、 +12V、 -12V电压, 所需2DPSK输入信号已在试验电路板上与数字调制单元2DPSK输出信号连在一起。
2DPSK平方MU鉴相器Ud环路滤波器压控振荡器VCO放大整形
图3-1 载波同时方框图
本模块上有以下测试点及输入输出点: • MU • VCO • Ud
平方器输出测试点, VP-P＞1V VCO输出信号测试点, VP-P＞0.2V 鉴相器输出信号测试点 相干载波信号输出点/测试点
÷2移相器滤波CAR-OUT器
• CAR-OUT
图3-1中各单元与电路板上关键元器件对应关系以下: • 平方器 • 鉴相器
U25: 模拟乘法器MC1496
U23: 模拟乘法器MC1496; U24: 运放UA741 电阻R25、 R68; 电容C11
CRY2: 晶体; N3、 N4: 三极管3DG6 N5、 N6: 3DG6; U26:A: 74HC04 U27: D触发器7474 U28: 单稳态触发器7474 电感L2; 电容C30
• 环路滤波器 • 压控振荡器
• 放大整形 • ÷2
• 移相器 • 滤波器
下面介绍模拟锁相环原理及平方环载波同时原理。
锁相环由鉴相器（PD）、 环路滤波器（LF）及压控振荡器（VCO）组成, 如图3-3所表示。
ui(t)ud(t)uc(t)LFVCOPDuo(t)
图3-3 锁相环方框图
模拟锁相环中, PD是一个模拟乘法器, LF是一个有源或无源低通滤波器。锁相环路是一个相位负反馈系统, PD检测ui(t)与uo(t)之间相位误差并进行运算形成误差电压ud(t), LF用来滤除乘法器输出高频分量（包含和频及其她高频噪声）形成控制电压uc(t), 在uc(t)作用下、 uo(t)相位向ui(t)相位靠近。设ui(t)=Uisin[ωit+θi(t)], uo(t)=Uocos[ωit+θ
o
(t)], 则ud(t)=Udsinθe(t), θe(t)=θi(t)-θo(t), 故模拟锁相环PD是一个正弦PD。设
uc(t)=ud(t)F(P), F(P)为LF传输算子, VCO压控灵敏度为K o, 则环路数学模型如图3-4所表示。
++e(t)-ud(t)uc(t)Koi(t)Udsin( )F(P)o(t)P
图3-4 模拟环数学模型
当初e(t)6, Udsine(t)Ude, 令Kd=Ud为PD线性化鉴相灵敏度、 单位为
V/rad, 则环路线性化数学模型如图3-5所表示。
e(t)i(t)+-+KdF(P)KoPo(t)
图3-5 环路线性化数学模型
由上述数学模型进行数学分析, 可得到以下关键结论:
• 当ui(t)是固定频率正弦信号(θi(t)为常数)时, 在环路作用下, VCO输出信号频率能够由固有振荡频率ωo（即环路无输入信号、 环路对VCO无控制作用时VCO振荡频率）, 改变到输入信号频率ωi, 此时θo(t)也是一个常数, ud(t)、 uc(t)都为直流。我们称此为环路锁定状态。定义Δωo=ωi-ωo为环路固有频差, Δωp表示环路捕捉带, ΔωH表示环路同时带, 模拟锁相环中Δωp<ΔωH。当|Δωo|<ΔωP时, 环路能够进入锁定状态。当|Δωo|<ΔωH时环路能够保持锁定状态。当|Δωo|>ΔωP时, 环路不能进入锁定状态, 环路锁定后若
Δωo发生改变使|Δωo|>ΔωH, 环路不能保持锁定状态。这两种情况下, 环路都将处于失锁
状态。失锁状态下ud(t)是一个上下不对称差拍电压, 当ωi>ωo, ud(t)是上宽下窄差拍电压; 反之ud(t)是一个下宽上窄差拍电压。
• 环路对θi(t)呈低通特征, 即环路能够将θi(t)中低频成份传输到输出端, θi(t)中高频成份被环路滤除。或者说, θo(t)中只含有θi(t)低频成份, θi(t)中高频成份变成了相位误差θe(t)。所以当ui(t)是调角信号时, 环路对ui(t)等效为一个带通滤波器, 离ωi较远频率成份将被环路滤掉。
• 环路自然谐振频率ωn及阻尼系数ζ(具体公式在下文中给出)是两个关键参数。ωn越小, 环路低通特征截止频率越小、 等效带通滤波器带宽越窄; ζ越大, 环路稳定性越好。 • 当环路输入端有噪声时, θi(t)将发生抖动, ωn越小, 环路滤除噪声能力越强。试验一中电荷泵锁相环4046性能与模拟环相同, 所以它能够将一个周期不恒定信号变为一个等周期信号。
相关锁相环理论具体叙述, 请读者参阅文件[3]。
对2DPSK信号进行平方处理后得
S2(t)m2(t)cos2ct(1cos2ct)/2,
此信号中只含有直流和2ωc频率成份, 理论上对此信号再进行隔直流和二分频处理就可得到相干载波。锁相环似乎是多出, 当然并非如此。实际工程中考虑到下述问题必需用锁相环: • 平方电路不理想, 其输出信号幅度随数字基带信号改变, 不是一个标准二倍频正弦信号。即平方电路输出信号频谱中还有其它频率成份, 必需滤除。
• 接收机收到2DPSK信号中含有噪声（本试验系统为理想信道, 无噪声）, 所以平方电路输出信号中也含有噪声, 必需用一个窄带滤波器滤除噪声。
• 锁相环对输入电压信号和噪声相当于一个带通滤波器, 我们能够选择合适环路参数使带通滤波器带宽足够小。
对于本模拟环, ωn、 ζ、 环路等效噪声带宽BL及等效带通滤波器品质因数Q计算公式以下:
nKdKo(R25R68)C116
,R68C11n2,BLnf (142),QoBL8 式中fo=4.433×10（HZ）, 等于载频两倍。
设计环路时经过测量得到Kd、 Ko, 通常选ζ值为0.5~1, 依据任务要求选定ωn后即可求得环路滤波器元件值。
当固有频差为0时, 模拟环输出信号相位超前输入相位90, 必需对除2电路输出信号进行移相才能得到相干载波。移相电路由两个单稳态触发器U28:A和U28:B组成。U28:A被设置为上升沿触发, U28:B为下降沿触发, 故改变U28:A输出信号宽度即可改变U28:B输出信号相位, 从而改变相干载波相位。此移相电路移相范围小于90。在锁定状态下微调C34也会改变输出信号与输入信号相位关系（为何, 请思索）。
可对相干载波相位模糊作以下解释。在数学上对cos2ωct进行除2运算结果是cosωct或-cosωct。实际电路也决定了相干载波可能有两个相反相位, 因二分频器初始状态能够为“0”也能够是“1”。
四、 试验步骤
本试验使用数字信源单元、 数字调制单元和载波同时单元。 1.熟悉载波同时单元工作原理。接好电源线, 打开试验箱电源开关。
2.检验要用到数字信源单元和数字调制单元是否工作正常（用示波器观察信源NRZ-OUT(AK)和调制2DPSK信号有没有, 二者逻辑关系正确是否）。
3. 用示波器观察载波同时模块锁相环锁定状态、 失锁状态, 测量环路同时带、 捕捉带。
环路锁定时ud为直流、 环路输入信号频率等于反馈信号频率（此锁相环中即等于VCO信号频率）。环路失锁时ud为差拍电压, 环路输入信号频率与反馈信号频率不相等。本环路输入信号频率等于2DPSK载频两倍, 即等于调制单元CAR信号频率两倍。环路锁定时VCO信号频率等于CAR-OUT信号频率两倍。所以环路锁定时调制单元CAR和载波同时单元CAR-OUT频率完全相等。
依据上述特点可判定环路工作状态, 具体试验步骤以下: （1）观察锁定状态与失锁状态
打开电源后用示波器观察ud, 若ud为直流, 则调整载波同时模块上可变电容C34, ud随C34减小而减小, 随C34增大而增大（为何？请思索）, 这说明环路处于锁定状态。用示波器同时观察调制单元CAR和载波同时单元CAR-OUT, 能够看到两个信号频率相等。若有频率计则可分别测量CAR和CAR-OUT频率。在锁定状态下, 向某一方向改变C34, 可使ud由直流变为交流, CAR和CAR-OUT频率不再相等, 环路由锁定状态变为失锁。
接通电源后ud也可能是差拍信号, 表示环路已处于失锁状态。失锁时ud最大值和最小值就是锁定状态下ud改变范围（对应于环路同时范围）。环路处于失锁状态时, CAR和CAR-OUT频率不相等。调整C34使ud差拍频率降低, 当频率降低到某一程度时ud会忽然变成直流, 环路由失锁状态变为锁定状态。
（2）测量同时带与捕捉带
环路处于锁定状态后, 慢慢增大C34, 使ud增大到锁定状态下最大值ud1（此值小于+12V）; 继续增大C34, ud变为交流（上宽下窄周期信号）, 环路失锁。再反向调整减小C34, ud频率逐步变低, 不对称程度越来越大, 直至变为直流。记环路刚刚由失锁状态进入锁定状态时鉴相器输出电压为ud2; 继续减小C34, 使ud减小到锁定状态下最小值ud3; 再继续减小C34, ud变为交流（下宽上窄周期信号）, 环路再次失锁。然后反向增大C34, 记环路刚刚由失锁状
态进入锁定状态时鉴相器输出电压为ud4。
令ΔV1=ud1- ud3, ΔV2=ud2- ud4, 它们分别为同时范围内及捕捉范围内环路控制电压改变范围, 能够发觉ΔV1＞ΔV2。设VCO灵敏度为K0(HZ/V), 则环路同时带ΔfH及捕捉带ΔfP分别为: ΔfH =K0ΔV1/2 , ΔfP =K0ΔV2/2 。
应说明是, 因为VCO是晶体压控振荡器, 它频率改变范围比较小, 调整C34时环路可能只能从一个方向由锁定状态改变到失锁状态, 此时可用ΔfH =K0(ud1-6）或ΔfH =K0(6-ud3）、 Δ
fP =K0(ud2-6）或ΔfP =K0(6-ud4）来计算同时带和捕捉带, 式中6为ud改变范围中值（单位: V）。
作上述观察时应注意:
• ud差拍频率低但幅度大, 而CAR和CAR-OUT频率高但幅度很小, 用示波器观察这些信号时应注意幅度旋钮和频率旋钮调整。
• 失锁时, CAR和CAR-OUT频率不相等, 但当频差较大时, 在鉴相器输出端电容作用下, ud幅度较小。此时向某一方向改变C34, 可使ud幅度逐步变大、 频率逐步减小、 最终变为直流, 环路进入锁定状态。
• 环路锁定时, ud不是一个纯净直流信号, 在直流电平上叠加有一个很小交流信号。这种现象是因为环路输入信号不是一个纯净正弦信号所造成。 4. 观察环路捕捉过程
先使环路处于失锁定状态, 慢慢调整C34, 使环路刚刚进入锁定状态后, 关闭电源开关, 然后再打开电源, 用示波器观察ud, 能够发觉ud由差拍信号变为直流改变瞬态过程。ud这种改变表示了环路捕捉过程。 5. 观察相干载波相位模糊现象
使环路锁定, 用示波器同时观察调制单元CAR和载波同时单元CAR-OUT信号, 反复断开、 接通电源能够发觉这两个信号有时同相、 有时反相。
五、 试验汇报要求
1. 总结锁相环锁定状态及失锁状态特点。
答: 模拟锁相环锁定特点: 输入信号频率与反馈信号频率相等, 鉴相器输出电压为直流。
2. 设K0=18 HZ/V , 依据试验结果计算环路同时带ΔfH及捕捉带ΔfP 。
答: 代入指导书“3式”计算得: v112v, 则fH186108Hz; v28v, 则
fp18472Hz
R68C11KdKon计算环路参数ωn和ζ, 式中 3. 由公式n及
2(R25R68)C11Kd=6 V/rad, Ko=2π×18 rad/s.v, R25=2×10, R68=5×10, C11=2.2×10F 。（fn=ωn/2π应远小于码速率, ζ应大于0.5)。
4
3
-6
答: n2186.5f17.6Hz远小于码速率 ; 111rad4362(210510)2.210nn51032.21061110.6 170.5（波特）; 24. 总结用平方环提取相干载波原理及相位模糊现象产生原因。
答: 平方运算输出信号中有2fc离散谱, 模拟环输出信号频率等于2fc, 二分频, 滤波后得到干扰波; 2电路有两个初始状态, 造成提取相干载波有两种相反相位状态。
5. 设VCO固有振荡频率f0 不变, 环路输入信号频率能够改变, 试拟订测量环路同时带及捕捉带步骤。
答: 环路处于锁定状态后, 慢慢增大C34, 使ud增大到锁定状态下最大值ud1（此值小于+12V）;
① ud增大到锁定状态下最大值ud1值为: 4.8 V ② 继续增大C34, ud变为交流（上宽下窄周期信号）。
③ 环路失锁。再反向调整减小C34, ud频率逐步变低, 不对称程度越来越大。
④ 直至变为直流。记环路刚刚由失锁状态进入锁定状态时鉴相器输出电压为ud2; 继续减小
C34, 使ud减小到锁定状态下最小值ud3;
环路刚刚由失锁状态进入锁定状态时鉴相器输出电压为ud2为: 2.4 V ud减小到锁定状态下最小值ud3为 : 1.6 V
再继续减小C34, ud变为交流（下宽上窄周期信号）, 环路再次失锁。然后反向增大C34, 记环路刚刚由失锁状态进入锁定状态时鉴相器输出电压为ud4。环路刚刚由失锁状态进入锁定状态时鉴相器输出电压为ud4值为: 4.4 V
试验五 数字锁相环与位同时
一、
1. 掌握数字锁相环工作原理以及触发式数字锁相环快速捕捉原理。 2. 掌握用数字环提取位同时信号原理及对信息代码要求。
3. 掌握位同时器同时建立时间、 同时保持时间、 位同时信号同时抖动等概念。 二、
1. 观察数字环失锁状态、 锁定状态。
2. 观察数字环锁定状态下位同时信号相位抖动现象及相位抖动大小与固有频差、 信息代码关系。
3. 观察数字环位同时器同时保持时间与固有频差之间关系。 三、
可用窄带带通滤波器, 锁相环来提取位同时信号。试验一中用模数混合锁相环（电荷泵
基础原理 试验内容 试验目
锁相环）提取位同时信号, 它要求输入信号是一个准周期数字信号。试验三中模拟环也能够提取位同时信号, 它要求输入准周期正弦信号。本试验使用数字锁相环提取位同时信号, 它不要求输入信号一定是周期信号或准周期信号, 其工作频率低于模数环和模拟环。
用于提取位同时信号数字环有超前滞后型数字环和触发器型数字环, 此试验系统中位同时提取模块用是触发器型数字环, 它含有捕捉时间短、 抗噪能力强等特点。位同时模块原理框图如图5-1所表示, 电原理图如图5-2所表示（见附录）。其内部仅使用+5V电压。
晶振S-IN控制器ui鉴相器ud量化器Nd数字环路滤 波 器uoNc数控振荡 器BS脉冲BS-OUT展宽P1.7
图5-1 位同时器方框图
位同时模块有以下测试点及输入输出点: • S-IN
• BS-OUT
基带信号输入点/测试点（2个）
位同时信号输出点/测试点（3个）
图5-1中各单元与电路板上元器件对应关系以下: • 晶振 • 控制器 • 鉴相器 • 量化器
CRY3: 晶体; U39: 7404
U48: 或门7432; U41: 计数器74190 U40: D触发器7474 U45: 可编程计数器8254 由软件完成
• 数字环路滤波器
• 数控振荡 • 脉冲展宽器
U46、 U45: 8254 U47: 单稳态触发器74123
位同时器由控制器、 数字锁相环及脉冲展宽器组成, 数字锁相环包含数字鉴相器、 量化器、 数字环路滤波器、 数控振荡器等单元。 下面介绍位同时器工作原理。
数字锁相环是一个单片机系统, 关键器件是单片机89C51及可编程计数器8254。环路中使用了两片8254, 共六个计数器, 分别表示为8254A0、 8254A1、 8254A2、 8254B0、 8254B1、 8254B2。它们分别工作在M0、 M1、 M2三种工作模式。M0为计数中止方法, M1为单稳方法, M2为分频方法。除地址线、 数据线外, 每个8254芯片还有时钟输入端C、 门控信号输入端G和输出端O。
数字鉴相器电原理图及波形图如图5-3（a）、 图5-3（b）所表示。输出信号宽度正比于信号ui及uo上升沿之间相位差, 最大值为ui码元宽度。称此鉴相器为触发器型鉴相器, 称包含有触发器型鉴相器数字环路为触发器型数字锁相环。
udQRDQRDuiuoud(b) 波形cpuoDEc(a) 电路cpEcDui
图5-3 数字鉴相器
量化器把相位误差变为多进制数字信号, 它由工作于M0方法、 计数常数为N08254 B2
完成（N0为量化级数, 此处N0=52）。ud作为8254B2门控信号, ud为高电平时8254B2进行减计数, ud为低电平时严禁计数, 计数结束后从8254B2读得数字为
Nd= N0-N’d
式中N’d为ud脉冲宽度量化值（下面用量化值表示脉冲宽度和时间间隔）, N0≥N’d, 读数结束后再给8254B2写入计数常数N0。读数时刻由8254A2控制, 它工作在M1模式, 计数常数为N0, ui作为门控信号。一个ui脉冲使8254A2产生一个宽度为N0负脉冲, 倒相后变为正脉冲送到89C51INT1端, 而89C51外中止1被设置为负跳变中止申请方法。因为8254A2产生脉冲宽度大于ud脉冲宽度且它们前沿处于同一时刻, 所以能够确保中止申请后对8254B2读数时它已停止计数。
数字环路滤波器由软件完成。可采取很多个软件算法, 一个简单有效方法是对一组N0作平均处理。设无噪声时环路锁定后ui与uo相位差为N0/2, 则在噪声作用下, 锁定时相位误差可能大于N0/2也可能小于N0/2。这两种情况出现概率相同, 所以平均处理能够减小噪声影响, m个Nd值平均值为
NdNi1mdim
（5-2）
数字滤波器输出为
Nc = No / 2 + Nd
(5-3）
数控振荡器由四个8254计数器及部分门电路组成, 其原理框图如图5-4所表示, 图中已注明了各个计数器工作方法和计数常数。
以下分析环路锁定状态及捕捉过程, 此时不考虑噪声影响。
ONo8254A1M 2 NoG5OCNc-28254B1M 2 Nc-3u6+G6uoCGG4Ou5CNoG2u3G3GNc-28254B0M 1 Nc-2Gu1u4OG18254A0M1 NoNoCu2GP1.4
图5-4 数控振荡器
环路开始工作时, 软件使8254B0和8254B1输出高电平, 从而使8254A1处于计数工作状态、 8254B1处于停止计数状态, G6处于开启状态, 8254A1输出一个周期为N0周期信号。若环路处于锁定状态, 则N’d=N0/2, 由式（5-1）及式（5-2）得Nd=N0/2。此时89c51P1.4口不输出触发脉冲, 8254A0输出端仍保持初始化时高电平, 从而使8254B0门控端G保持低电平、 输出端O保持高电平。这么可保持8254A1、 8254B1工作状态不变、 环路仍处于锁定状态。若环路失锁, 则N’d≠N0/2, Nd≠N0/2, P1.4口输出一个正脉冲u2, 在u2作用下, 8254A0输出一个宽度为N0负脉冲, 倒相后变为正脉冲u3送给与门G2。G2另一个输入信号u1来自8254A1。在G1输出宽度为N 0正脉冲连续时间内, 8254A1一定有（也只有）一个负脉冲信号输入, 此负脉冲经G4倒相后与G1输出正脉冲相与后给8254B0G端送一个触发信号u4。在u4作用下, 8254B0输出一个宽度为N0-2负脉冲。在这段时间内, 8254A1停止计数工作, 8254B1进行减计数且在此时间内最终一个时钟周期输出一个负脉冲。8254B0输出负脉冲后沿重新开启8254A1, 使它重新作÷N0分频。设m=1, 上述过程相关波形如图5-5所表示, 图中uO为环路锁定状态下数控振荡器输出信号。由图5-5可见, 不管失锁时相位误差多少（不会大于N0）, 只要对数控振荡器作一次调整, 就可使环路进入锁定状态, 从而实现快速捕捉。
程序步骤如图5-6所表示, 输入信号ui使IE1置“1”, 且使8254B2计数, 对IE1进行位操作时又使之置“0”。因为量化误差, 故当Nd为N0／2, N0/2＋1或N0/2－1时, 环路皆处于锁定状态, 不对数控振荡器进行调整。程序中令m=16, 进行16次鉴相后做一次平均运算, 若发觉环路失锁, 则对数控振荡器进行一次调整。
控制器作用是确保每次对8254B2进行读操作之前鉴相器只输出一个正脉冲, 它由或门7432（U5:B）及16分频器74190（U13）组成。
uiN’du1u2u3u4u51NC-2NC-3NONONd2NONONO8254B0开始计数8254B1开始计数u6uOu’ONO NO /2 + Nd-1NO+11NONO
图5-5 捕捉过程波形
当数字环输入信号码速率与数控振荡器固有频率完全相同时, 环路锁定后输入信号与反馈信号（即位同时信号）相位关系是固定且符合抽样判决器要求（当然开环时它们相位误差也是固定, 但不符合抽样判决器要求）。输入信号码速率决定于发送端时钟频率, 数控振荡器固有频率决定于位同时器时钟频率和数控振荡器固有分频比。因为时钟信号频率稳定度是有限, 故这两个时钟信号频率不可能完全相同, 所以锁相环输入信号码速率与数控振荡器固有频率不可能完全相等（即环路固有频差不为0）。数字环位同时器是一个离散同
时器, 只有当输入信号电平发生跳变时才可能对输入信号相位和反馈信号相位进行比较从而调整反馈信号相位, 在两次相位调整时间间隔内, 反馈信号相位相对于输入信号相位是改变, 即数字环位同时器提取位同时信号相位是抖动, 即使输入信号无噪声也是如此。
开 始求平均值Nd初始化LOOPLOOPLOOP1No/2是NdNo/21?N/21o m=16,IE1=0 置8254B2工作方式,计数常数,P1.7=0否否Nc1NoNd2IE1=1?是 P1.7=1读8254B2读数大于N0?否 累加运算累加了m次?是是 置8254B0和8254B1工作方式,计数常数P1.4口输出一个正脉冲否LOOP
图5-6 锁相环程序步骤
显然, 收发时钟频率稳定度越高, 数字环固有频差就越小, 提取位同时信号相位抖动范围越小。反之, 对同时信号相位抖动要求越严格, 则收发时钟频率稳定度也应越高。 位同时信号抖动范围还与数字位同时器输入信号连“1”或“0”个数相关, 连“1”或“0”个数越多, 两次相位调整之间时间间隔越长, 位同时信号相位抖动越大。
对于NRZ码来说, 许可其连“1”、 连“0”个数决定于数字环同时保持时间tc。tc与收发时钟频率稳定度、 码速率RB、 许可同时误差最大值2关系为:
tC =η/（2RBε）
tC定义是: 位同时器输入信号断开后, 收发位同时信号相位误差不超出2时间。
相关数字环位同时器工作原理, 可参考文件[3]、 [4]、 [5]。
用模拟环位同时器或模数环位同时器提取位同时信号相位抖动与固有频差无关, 但随信息码连“1”、 连“0”个数增多而增大。
四、
本试验使用数字信源单元和位同时单元。
1、 熟悉位同时单元工作原理。将数字信源单元NRZ-OUT用信号连线连接到位同时单元S-IN点, 接通试验箱电源。调整信源模块K1、 K2、 K3开关, 使NRZ-OUT连“0”和连“1”个数较少。
2、 观察数字环锁定状态和失锁状态。
将示波器两个探头分别接数字信源单元NRZ-OUT和位同时单元BS-OUT, 调整位同时单元上可变电容C2, 观察数字环锁定状态和失锁状态。锁定时BS-OUT信号上升沿位于NRZ-OUT信号码元中间且在很小范围内抖动; 失锁时, BS-OUT相位抖动很大, 可能超出一个码元宽度范围, 变得模糊混乱。
3、 观察位同时信号抖动范围与位同时器输入信号连“1”或连“0”个数关系。
调整可变电容使环路锁定且BS-OUT信号相位抖动范围最小（即固有频差最小）, 增大NRZ-OUT信号连“0”或连“1”个数, 观察BS-OUT信号相位抖动改变情况。
4、 观察位同时器快速捕捉现象、 位同时信号相位抖动大小及同时保持时间与环路固有频差关系。
先使BS-OUT信号相位抖动最小, 按一下复位键, 观察NRZ-OUT与BS-OUT信号之间相位
试验步骤
关系改变快慢情况, 再按一下复位键, 观察快速捕捉现象（位同时信号BS-OUT相位一步调整到位）。再微调位同时单元可变电容C2（即增大固有频差）当BS-OUT相位抖动增大时按一下复位键, 观察NRZ-OUT信号与BS-OUT信号相位关改变快慢情况并与固有频差最小时进行定性比较。
五、
1、 数字环位同时器输入NRZ码连“1”或连“0”个数增加时, 提取位同时信号相位抖动增
大, 试解释此现象。
答: 输入NRZ码连“1”或连“0”个数增加时, 鉴相器输出脉冲平均周期增大, 数字环路滤波器输出控制信号平均周期增大, 即需要经过更长时间才对DCO相位调整一次。而DCO输出位同时信号反复频率与环路输入NRZ码码速率之间有一定误差, 当对DCO不进行相位调整时, 其输出信号上升沿与码元中心之间偏差将不停增大, 相位调整时间间隔越长这种偏差越大, 即位同时信号相位抖动越大。
2、 设数字环固有频差为Δf, 许可同时信号相位抖动范围为码元宽度TSη倍, 求同时保持
时间tC及许可输入NRZ码连“1”或“0”个数最大值。
答: tc时间内有固有频差产生相位误差为4ftc,Ts时间可等效为相位位值为2, 故
试验汇报要求
4ftc2tc2f; 即在tc时间内不对DCO进行相位调整, 位同时信号抖动范围小
于Tc。设许可输入NRZ码连“1”或连“0”最大个数为M, 鉴相N次后DLF才有一个输出信号即对DCO进行一次相位调整, 则mNTstc
2f, m2NTsf
3、 数字环同时器同时抖动范围随固有频差增大而增大, 试解释此现象。
答: 固有频差越大, DCO输出位同时信号与环路输入信号之间相位误差增大越快, 而环路对DCO相位调整时间间隔, 平均值是不变（当输入信号一定时）, 故当固有频差增大时, 位同时信号同时抖动范围增大。
4、 若将AMI码或HDB3码整流后作为数字环位同时器输入信号, 能否提取出位同时信号? 为
何？对这两种码信息代码中连“1”个数有没有限制？对AMI码信息代码中连“0”个数有没有限制？对HDB3码信息代码中连“0”个数有没有限制？为何？
答: 能。因为将AMI码或HDB3码整流后得到是一个单极性归零码, 其上升沿使鉴相器输出高电平, 从而使同时正常工作。对这种码信息代码连“1”个数无限制, 因为连“1”代码对应AMI码及HDB3码为宽度等于码元宽度二分之一正脉冲或负脉冲, 整流后全为占空比为0.5正脉冲, 脉冲上升沿个数等于信息代码“1”码个数; 对AMI码信息代码中连“0”个数有限制, 因AMI码连“0”个数等于信息代码连“0”个数, 不产生脉冲, 也就没有上升沿; 对HDB3码信息代码中连“0”个数无限制, 因为不管信息代码连“0”个数有多大, HDB3码中连“0”个数最多为3.即鉴相器在四个码元内最少工作一次。
5、 试提出一个新环路滤波器算法, 使环路含有愈加好抗噪能力。
答: 数字环路滤波器由软件完成。可采取很多个软件算法, 一个简单有效方法是对一组N0 作平均处理。设无噪声时环路锁定后 ui 与 uo 相位差为 N0/2, 则在噪声作用下, 锁定时相位误差可能大于 N0/2 也可能小于N0/2。这两种情况出现概率相同, 所以平均处理能够减小噪声影响, m 个Nd 值平均值为N 1 , 数字滤波器输出为 Nc = No / 2 + Nd。
6、 试解释本试验使用数字锁相环快速捕捉机理, 并与超前滞后型数字环进行比较。
答: 这个试验中可对DCO分频比任意调整, 一次调整就能够使环路锁定, 而在超前滞后型数字环中每次调整只能使DCO分频比增大1或者减1, 需数次调整才能使环路锁定。
。
试验六 帧同时
一、 试验目
1. 掌握巴克码识别原理。 2. 掌握同时保护原理。
3. 掌握假同时、 漏同时、 捕捉态、 维持态概念。
二、 试验内容
1. 观察帧同时码无错误时帧同时器维持态。
2. 观察帧同时码有一位错误时帧同时器维持态和捕捉态。
3. 观察同时器假同时现象和同时保护作用。
三、 基础原理
在时分复用通信系统中, 为了正确地传输信息, 必需在信息码流中插入一定数量帧同时码, 能够集中插入、 也能够分散插入。本试验系统中帧同时识别码为7位巴克码, 集中插入到每帧第2至第8个码元位置上。帧同时模块原理框图如图6-1所表示, 电原理图如图6-2所表示（见附录）, 其内部只使用+5V电压。
本模块有以下测试点及输入输出点: • S-IN • BS-IN • GAL
数字基带信号输入点（2个） 位同时信号输入点（2个） 巴克码识别器输出信号测试点 24分频器输出信号测试点 判决门限电平测试点 帧同时信号测试点
• ÷24 • TH • FS
图6-1中各单元与电路板上元器件对应关系以下: • ÷24分频器 • 移位寄存器 • 相加器 • 判决器 • 单稳 • 与门1 • 与门2 • 与门3 • 与门4 • 或门
U60、 U61: 计数器4017; U58:C、 U58:E: 或门4071 U50、 U51: 四位移位寄存器74175 U52: 可编程逻辑器件GAL20V8 U53: 可编程逻辑器件GAL20V8 U59: 单稳态触发器4528 U56:A: 与门7408 U56:C: 与门4708 U56:D: 与门7408 U56:B: 与门7408 U58:A: 或门4071 U54: 计数器4017
• ÷3分频器
• 触发器
U55: JK触发器4027
÷24BS-IN÷24单稳FS-OUT与门3与门4或 门S-IN移 位寄存器相加器VC判决器GAL与门1 S 触 Q与门2 发÷3置零 R 器 QTH
图6-1 帧同时模块原理框图
从总体上看, 本模块可分为巴克码识别器及同时保护两部分。巴克码识别器包含移位寄存器、 相加器和判决器, 图6-1中其它部分完成同时保护功效。
移位寄存器由两片74175组成, 移位时钟信号是位同时信号。当7位巴克码全部进入移位寄存器时, U50Q1、 Q2、 Q3、 Q4及U51Q2、 Q3、 Q4都为1, 它们输入到相加器U52数据输入端D0~D6, U52输出端Y0、 Y1、 Y2都为1, 表示输入端为7个1。若Y2Y1Y0=100时, 表示输入端有4个1, 依这类推, Y2Y1Y0不一样状态表示了U52输入端为1个数。判决器U53有6个输入端。IN2、 IN1、 IN0分别与U52Y2、 Y1、 Y0相连, L2、 L1、 L0与判决门限控制电压相连, L2、 L1已设置为1, 而L0由同时保护部分控制, 可能为1也可能为0。在帧同时模块电路中有三个发光二极管指示灯P1、 P2、 P3与判决门限控制电压相对应, 即从左到右与L2、 L1、 L0一一对应, 灯亮对应1, 灯熄对应0。判决电平测试点TH就是L0信号, 它与最
右边指示灯P3状态相对应。当L2L1L0=111时门限为7, 三个灯全亮, TH为高电平; 当L2L1L0=110时门限为6, P1和P2亮, 而P3熄, TH为低电平。当U52输入端为1个数（即U53IN2IN1IN0） 大于或等于判决门限于L2L1L0, 识别器就会输出一个脉冲信号。
当基带信号里帧同时码无错误时（七位全对）, 把位同时信号和数字基带信号输入给移位寄存器, 识别器就会有帧同时识别信号GAL输出, 多种信号波形立刻序关系如图6-3所表示, GAL信号上升沿与最终一位帧同时码结束时刻对齐。图中还给出了÷24信号及帧同时器最终输出帧同时信号FS-OUT, FS-OUT上升沿稍迟后于GAL上升沿。
S-INGAL÷24FS-OUT
图6-3 帧同时器信号波形
÷24信号是将位同时信号进行24分频得到, 其周期与帧同时信号周期相同（因为一帧24位是确定）, 但其相位不一定符合要求。当识别器输出一个GAL脉冲信号时（即捕捉到一组正确帧同时码）, 在GAL信号和同时保护器作用下, ÷24电路置零, 从而使输出÷24信号下降沿与GAL信号上升沿对齐。÷24信号再送给后级单稳电路, 单稳设置为下降沿触发, 其输出信号上升沿比÷24信号下降沿稍有延迟。
同时器最终输出帧同时信号FS是由同时保护器中与门3对单稳输出信号及状态触发器Q端输出信号进行“与”运算得到。
电路中同时保护器作用是减小假同时和漏同时。
当无基带信号输入（或虽有基带信号输入但相加器输出低于门限值）时, 识别器没有输出（即输出为0）, 与门1关闭、 与门2打开, 单稳输出信号经过与门2后输入到÷3电路, ÷3电路输出信号使状态触发器置“0”, 从而关闭与门3, 同时器无输出信号, 此时Q高电平把判决器门限置为7（P3灯亮）、 且关闭或门、 打开与门1, 同时器处于捕捉态。只要识别器输出一个GAL信号（因为判决门限比较高, 这个GAL信号是正确帧同时信号概率很高）, 与门4就能够输出一个置零脉冲使÷24分频器置零, ÷24分频器输出与GAL信号同频同相周期信号（见图6-3）。识别器输出GAL脉冲信号经过与门1后使状态触发器置“1”, 从而打开与门3, 输出帧同时信号FS-OUT, 同时使判决器门限降为6（P3灯熄）、 打开或门、 同时器进入维持状态。在维持状态下, 因为判决门限较低, 故识别器漏识别概率减小, 假识别概率增加。但假识别信号与单稳输出信号不一样时, 故与门1、 与门4不输出假识别信号, 从而使假识别信号不影响÷24电路工作状态, 与门3输出仍是正确帧同时信号。试验中可依据判决门限指示灯P3判定同时器处于何种状态, P3亮为捕捉态, P3熄为同时态。 在维持状态下, 识别器也可能出现漏识别。但因为漏识别概率比较小, 连续几帧出现漏识别概率更小。只要识别器不连续出现三次漏识别, 则÷3电路不输出脉冲信号, 维持状态保持不变。若识别器连续出现三次漏识别, 则÷3电路输出一个脉冲信号, 使维持状态变为捕捉态, 重新捕捉帧同时码。
不难看出, 若识别器第一次输出脉冲信号为假识别信号（即首次捕捉到是信息数据中与帧同时码完全相同码元序列）, 则系统将进入错误同时维持状态, 因为本试验系统是连续传输以一帧为周期周期信号, 所以此状态将维持下去, 但在实际信息传输中不会连续传送这种周期信号, 所以连续几帧都输出假识别信号概率极小, 所以这种错误同时维持状态存在时间是短暂。
当然, 同时保护器中÷3电路分频比也能够设置为其它值, 此值越大, 在维持状态下许可识别器漏识别概率也越大。
在维持态下对同时信号保护方法称为前方保护, 在捕捉态下同时保护方法称为后方保护。本同时器中捕捉态下高门限属于后方保护方法之一, 它能够降低假同时概率, 当然还能
够采取其它电路方法进行后方保护。低门限及÷3电路属于前方保护, 它能够保护已建立起来帧同时信号, 避免识别器偶然出现漏识别造成帧同时器丢失帧同时信号即降低漏同时概率。同时器中其它保护电路用来降低维持态下假同时概率。
四、 试验步骤
本试验使用数字信源单元及帧同时单元。
1、 熟悉帧同时单元工作原理, 将信源单元NRZ-OUT、 BS-OUT用信号连线分别与帧同时单元S-IN、 BS-IN对应相连, 接通试验箱电源。 2、 观察同时器维持态（同时态）
将数字信源单元K1（左边8位微动开关）置于×111 0010状态 (110010为帧同时码, ×是无定义位, 可任意置“1”或置“0”), K2置为1000 0000状态、 K3则置为全0状态, 示波器CH1接信源单元NRZ-OUT, CH2分别接帧同时单元GAL、 ÷24、 TH及FS, 观察并纪录上述信号波形以及与NRZ-OUT相位关系（注意: TH为0电平, 帧同时模块P3指示灯熄, P1、 P2亮, 表示识别门限为6）。使信源帧同时码（注意是K1第2位到第8位）中错一位, 重新观察上述信号, 此时GAL、 ÷24、 TH、 FS应不变。使信源帧同时码再错一位重作上述观察。（此时同时器应转入捕捉态, 仅÷24波形不变, 请依据原理框图分析思索此过程）。 3、 观察同时器捕捉态（失步态）
上步中电路已经由同时态变为捕捉态, 示波器仍观察÷24信号, 此时断开电源, 再接通电源, 可看到÷24波形下降沿已不再对准第一个数据位（相位）, 观察其她信号可见TH为高电平, FS无输出。将信源K1从刚才错两位状态还原为仅错一位状态, 观察÷24信号相位是否改变。再将信源K1还原为正确帧同时码(×1110010) , 观察÷24信号相位是否改变。分析÷24信号相位改变原因, 从而了解同时器从失步态转为同时态过程。
4、 观察识别器假识别现象及同时保护器保护作用。
上步中同时器转为同时状态后, 使信源单元K2或K3中出现1110010状态（与1110010状态有一位不一样状态也可）, 示波器CH1接NRZ-OUT, CH2分别接GAL和FS, 观察识别器假识别现象, 了解同时保护电路保护作用。
五、 试验汇报要求
1. 依据试验结果, 画出同时器处于同时状态及失步状态时同时器各点波形。
答: 帧同时输出和假识别输出测试点（双踪观察） , 输出波形（将SW103、 SW104、 SW105 ）, 设置为01110010 10101010 01110010）。
2. 本试验中同时器由同时态转为捕捉态时÷24信号相位为何不变？
答: 因判决器无输出, 与门4 无输出, 故÷24（24 分频）电路无复位脉冲, 其输出÷ 24 信号相位保持不变
3. 同时保护电路是怎样使假识别信号不形成假同时信号？
答: 在本试验中, 帧同时识别器第一次识别到与帧同时码相同码元序列被认为一定就 是正确帧同时码而不会是与帧同时码完全相同数据 （因为当各模块上电复位后 NRZ 码是 从第一位开始输入帧同时识别电路, 而帧同时集中插入在 NRZ 码第二位至第八位, 所以 帧同时识别电路第一次识别到与帧同时码相同码元序列一定就是正确帧同时码） 。此 后只要识别器输出一致脉冲信号, 就将该信号延迟 24 位以后再与第一次识别到帧同时信号现代通信原理老师参考书号比较, 若相位相同, 则输出正确帧同时信号, 若相位不一样, 则判定为假识别信号, 给予 滤除。 4. 试设计一个后方保护电路, 使识别器连续两帧有信号输出且这两个识别脉冲时间
间隔为一帧时, 同时器由失步态转为同时态。
答: 在捕捉态下同时保护方法称为后方保护, 本同时器中捕捉态下高门限属于后方保护方法。
试验七 时分复用数字基带通信系统
一、 试验目
1.掌握时分复用数字基带通信系统基础原理及数字信号传输过程。 2.掌握位同时信号抖动、 帧同时信号错位对数字信号传输影响。
3.掌握位同时信号、 帧同时信号在数字分接中作用。
二、 试验内容
1.用数字信源模块、 数字终端模块、 位同时模块及帧同时模块连成一个理想信道时分复用数字基带通信系统, 使系统正常工作。 2.观察位同时信号抖动对数字信号传输影响。 3.观察帧同时信号错位对数字信号传输影响。
4.用示波器观察分接后数据信号、 用于数据分接帧同时信号、 位同时信号。
三、 基础原理
本试验要使用数字终端模块。 1. 数字终端模块工作原理:
原理框图如图7-1所表示, 电原理图如图7-2所表示(见附录)。它输入单极性非归零信号、 位同时信号和帧同时信号, 把两路数据信号从时分复用信号中分离出来, 输出两路串行数据信号和两个8位并行数据信号。两个并行信号驱动16个发光二极管, 左边8个发光二极管显示第一路数据, 右边8个发光二极管显示第二路数据, 二极管亮状态表示“1”, 熄灭状态表示“0”。两个串行数据信号码速率为数字源输出信号码速率1/3。
在数字终端模块中, 有以下测试点及输入输出点: • S-IN • SD • BD • FD • D1 • B1 • F1 • D2 • B2 • F2
时分复用基带信号输入点 抽样判后时分复用信号测试点 延迟后位同时信号测试点 整形后帧同时信号测试点 分接后第一路数字信号测试点 第一路位同时信号测试点 第一路帧同时信号测试点 分接后第二路数字信号测试点 第二路位同时信号测试点 第二路帧同时信号测试点
BS-IN延迟1BDS-IN延迟2FS-INFD整形BD显示并/串变换F1B1D1串/并变换SD-DD2FD-7串/并变换F2并/串变换延迟3FD-15FD-8FD-16显示B2÷3
图7-1 数字终端原理方框图
图7-1中各单元与电路板上元器件对应关系以下: • 延迟1 • 延迟2 • 整形
• 延迟3 • ÷3
U63: 单稳态多谐振荡器4528 U62:A: D触发器4013
U64:A: 单稳态多谐振荡器4528; U62:B: D触发器4013 U67、 U68、 U69: 移位寄存器40174 U72: 内藏译码器二进制寄存器4017 U65、 U70: 八级移位寄存器4094
• 串/并变换 • 并/串变换
U66、 U71: 八级移位寄存器4014(或4021)
三极管9013; 发光二极管
• 显示
延迟1、 延迟2、 延迟3、 整形及÷3等5个单元可使串/并变换器和并/串变换器输入信号SD、 位同时信号及帧同时信号满足正确相位关系, 如图7-3所表示。
移位寄存器40174把FD延迟7、 8、 15、 16个码元周期, 得到FD-7、 FD-15、 FD-8（即F1）和FD-16（即F2）等4个帧同时信号。在FD-7及BD作用下, U65（4094）将第一路串行信号变成第一路8位并行信号, 在FD-15和BD作用下, U70（4094）将第二路串行信号变成第二路8位并行信号。在F1及B1作用下, U66（4014）将第一路并行信号变为串行信号D1, 在F2及B2作用下, U71（4014）将第二路并行信号变为串行信号D2。B1和B2频率为位同时信号BS频率1/3, D1信号、 D2信号码速率为信源输出信号码速率1/3。
U65、 U70输出并行信号送给显示单元。依据数字信源和数字终端对应发光二极管亮熄状态, 能够判定数据传输是否正确。
串/并变换及并/串变换电路都有需要位同时信号和帧同时信号, 还要求帧同时信号宽度为一个码元周期且其上升沿应与第一路数据起始时刻对齐, 所以送给移位寄存器U67帧同时信号也必需符合上述要求。但帧同时模块提供帧同时信号脉冲宽度大于两个码元宽度, 且帧同时脉冲上升沿超前于数字信源输出基带信号第一路数据起始时刻约半个码元（帧同时脉冲上升沿略迟后于位同时信号上升沿, 而位同时信号上升沿位于位同时器输入信号码元中间, 由帧同时器工作原理可得到上述结论）, 故不能直接将帧同时器提取帧同时信号送到移位寄存器U67输入端。
终端模块将帧同时器提取帧同时信号送到单稳U64输入端, 单稳U64设为上升沿触发状态, 其输出脉冲宽度略小于一个码元宽度, 然后用位同时信号BD对单稳输出抽样后得到FD, 如图7-3所表示。
数据1SDFDFD-7FD-8 ( F1 )FD-15FD-16 ( F2 )——数据2帧同步BDB1B2
图7-3 变换后信号波形
应指出是, 当数字终端采取其它电路或分接出来数据有其它要求时, 对位同时信号及帧同时信号要求将有所不一样, 但不管采取什么电路, 都需要符合某种相位关系帧同时信号和位同时信号才能正确分接出时分复用各路信号。
2. 时分复用数字基带通信系统
图7-5为时分复用数字基带通信系统原理方框图。复接器输出时分复用单极性不归零码（NRZ码）, 码型变换器将NRZ码变为适于信道传输传输码（如HDB3码等）, 发滤波器关键用来限制基带信号频带, 收滤器能够滤除一部分噪声, 同时与发滤波器、 信道一起组成无码间串扰基带传输特征。复接器和分接器都需要位同时信号和帧同时信号。
m1(t)…mN(t)位同步复接器帧同步码型变换发送滤波器信道噪声接收滤波器识别器位同步器BS码型反变换分 接器FS帧同步器D1(t)…BSDN(t)
图7-5 时分复用数字基带通信系统
本试验中复接路数N=2, 信道是理想、 即相当于将发滤波器输出信号无失真地传输到收滤波器。为简化试验设备, 收、 发滤波器也被省略掉。
本试验关键目是掌握位同时信号及帧同时信号在数字基带传输中作用, 故也可省略码型变换和反变换单元。
四、 试验步骤
此次试验使用数字信源、 位同时、 帧同时、 数字终端这四个单元。它们信号连接关系如图7-6所表示, 其中实线表示试验板上已经布好, 虚线表示试验中要手工连接信号线（共四根）。
1.复习位同时、 帧同时试验内容并熟悉数字终端单元工作原理, 根据图7-6将这四个模块连在一起, 接通试验箱电源。
NRZ-OUTS-IN数字终端S-INS-IN位同步帧同步BS-INBS-OUTFSBS数字信源
图7-6 数字基带系统连接图
2.用示波器CH1观察数字信源单元NRZ-OUT波形, 判定信源单元是否工作正常。
3.用示波器CH2观察位同时单元BS-OUT, 调整位同时单元可变电容, 使位同时信号BS-OUT对准信源NRZ信号中间位置而且相位抖动最小。
4.将数字信源单元K1置于1110010, 用示波器CH2观察帧同时单元FS信号与信源NRZ信号相位关系, 判定帧同时单元是否工作正常。
5.当位同时单元、 帧同时单元已正确地提取出位同时信号和帧同时信号时, 经过发光二极管观察两路8bit数据已正确地传输到收终端。
6.用示波器观察分接出来两路8bit周期信号D1(对应位同时B1)和D2(对应B2)。 7.观察位同时抖动对数据传输影响。
用示波器观察数字终端单元D1或D2信号, 然后缓慢调整位同时单元上可变电容C2（增大位同时抖动范围）, 观察D1或D2信号波形改变情况和发光二极管情况（C2在某一范围改变时, D1或D2无误码, C2改变太大时出现误码）。
8．观察帧同时对数据传输影响。
还原位同时单元到正确状态, 将数字信源单元K1置为1110 010X, 观察数字终端分接出来两路信号和数字信源单元对应关系, 分析原因。
五、 试验汇报要求
1. 本试验系统中, 为何位同时信号在一定范围内抖动时并不发生误码？位同时信号
这个抖动范围大约为多少？在图7-5所表示实际通信系统中是否也存在此现象？为何。
答: 本试验系统中信道是理想无噪声且无码间串扰只要位同时抖动范围不超出码元宽度就不会发生误码当BD处于NRZ码中间时。 图7-5所表示实际通信系统中则不存在这种现象。在那里即使位同时信号无任何抖动因为信道噪声不可能为零肯定有误码。而位同时信号抖动范围越大误码率越大。
2. 帧同时信号在对复用数据进行分接时起何作用, 用试验结果加以说明。 答: 帧同时信号能够确保分接器对时分复用信号进行正确分接。
3. 分析数字终端模块中串/并变换和并/串变换电路工作原理。
串/并变换及并/串变换电路都有需要位同时信号和帧同时信号, 还要求帧同时信号宽度为一个码元周期且其上升沿应与第一路数据起始时刻对齐, 所以送给移位寄存器U67 帧同时信号也必需符合上述要求。但帧同时模块提供帧。 终端模块将帧同时器提取帧同时信号送到单稳U64 输入端, 单稳U64 设为上升沿触发状态, 其输出脉冲宽度略小于一个码元宽度, 然后用位同时信号BD 对单稳输出抽样后得到FD, 可经过电位器R2 来改变BD 相位, 从
而得到两种不一样FD 信
号FD1、 FD2。
软件设计试验
一、 试验目
通信原理试验是针对通信工程专业学生实践教学步骤, 经过这一步骤, 可使学生巩固相关课程知识, 增强动手能力, 提升学生对通信系统仿真技能。在强调基础原理同时, 更突出设计过程锻炼, 强化学生实践创新能力。
二、 试验基础要求
1、 培养学生依据需要选学参考书, 查阅手册, 图表和文件资料自学能力, 经过独立思索﹑深入钻研相关问题, 学会自己分析处理问题方法。
2、 经过对硬件电路安装、 调试等步骤, 初步掌握通信原理电路分析方法和工程设计方法。
3、 掌握常见仪表正确使用方法, 学会对电路试验调试和相关指标测试方法, 提升动手能力。
4、 经过对通信系统仿真模型建立及其分析, 掌握使用仿真软件对实际通信系统性能进行仿真初步技能。
5、 提升和挖掘学生对所学专业知识应用能力和创新意识, 培养和锻炼学生团体合作精神和科研开发精神。
6、 学习使用计算机建立通信系统仿真模型基础方法及基础技能, 学会利用仿真手段对通信系统基础理论、 基础算法进行实际验证。
7、 学习现有通信系统仿真软件基础使用方法, 学会通信仿真系统基础设计与调试, 学会使用仿真软件处理实际系统出现问题。
8、 经过系统仿真加深对通信课程理论了解, 拓展知识面。学会查找资料, 并结
合通信原理知识, 对通信系统进行性能分析。
三、 试验原理分析
在二进制数字调制中,当正弦载波相位随二进制数字基带信号离散改变时,则产生二进制移相键控(2PSK)信号. 通常见已调信号载波 0°和 180°分别表示二进制数字基带信号 1 和 0. 二进制移相键控信号时域表示式为
e2PSK(t)=g(t-nTs)]cosωct ( 2-1 - 9) 其中, an与2ASK和2FSK时不一样,在2PSK调制中,a即
n应选择双极性,
（2-1-10）
（2–1-11）
若g(t)是脉宽为Ts, 高度为1矩形脉冲时,则有 e2PSK(t)=cosωct, 发送概率为P -cosωct, 发送概率为1-P
由式(2 -1 - 11)可看出,当发送二进制符号1时,已调信号e2PSK(t)取0°相位,发送二进制符号0时,e2PSK(t)取180°相位.若用φn表示第n个符号绝对相位,则有 φn= 0°, 发送 1; 符号φn= 180°, 发送 0 符号。
这种以载波不一样相位直接表示对应二进制数字信号调制方法,称为二进制绝对移相方法.二进制移相键控信号经典时间波形如图 2 - 11 所表示.
图 2 – 11 二进制移相键控信号时间波形
图 2- 12 2PSK信号调制原理图
2PSk信号解调原理框图如图2-12所表示。与2fFSK信号产生方法相比较, 只是对是s（t）要求不一样, 在2ASK中s（t）是单极性, 而在2PSK中s（t）是双极性基带信号。
图 2- 13 2PSK信号解调原理图
2PSK信号解调通常都是采取相干解调, 解调器原理图如图 2- 13 所表示.在相干解调过程中需要用到与接收2PSK信号同频同相相干载波,相关相干载波恢复问题将在第 13章同时原理中介绍.
2PSK信号相干解调各点时间波形如图 2 - 14 所表示. 当恢复相干载波产生180°倒相时,解调出数字基带信号将与发送数字基带信号恰好是相反,解调器输出数字基带信号全部犯错.其中图(a)是采取模拟调制方法产生2PSK信号,图(b)是采取数字键控方法产生2PSK信号.
图 2 -14 2PSK信号相干解调各点时间波形
这种现象通常称为\"倒π\"现象.因为在2PSK信号载波恢复过程中存在着180°相位模糊,所以2PSK信号相干解调存在\"倒π\"现象,从而使得2PSK方法在实际中极少采取.
图2-15 过零检测法原理图和各点波形
四、 仿真程序代码及分析
fs=8e5;%抽样频率? ?
fm=20e3;%基带频率? ? n=2*(6*fs/fm); final=(1/fs)*(n-1); fc=2e5;%载波频率 t=0:1/fs:(final);
Fn=fs/2;%耐奎斯特频率
%用正弦波产生方波? ?
%==========================================? ? twopi_fc_t=2*pi*fm*t; A=1; phi=0;
x=A*cos(twopi_fc_t+phi);%方波? ? am=1; x(x>0)=am; x(x<0)=-1; figure(1) subplot(321); plot(t,x);
axis([0 2e-4 -2 2]);
title('基带信号'); grid on
car=sin(2*pi*fc*t);%载波 ask=x.*car;%载波调制 subplot(322); plot(t,ask);
axis([0 200e-6 -2 2]); title('PSK信号'); grid on;
%=====================================================? ? vn=0.1;
noise=vn*(randn(size(t)));%产生噪音 subplot(323); plot(t,noise); grid on; title('噪音信号'); axis([0 .2e-3 -1 1]);
askn=(ask+noise);%调制后加噪 subplot(324);
plot(t,askn); axis([0 200e-6 -2 2]); title('加噪后信号'); grid on; %带通滤波
%======================================================================? ? fBW=40e3; f=[0:3e3:4e5]; w=2*pi*f/fs; z=exp(w*j); BW=2*pi*fBW/fs;
a=.8547;%BW=2(1-a)/sqrt(a) p=(j^2*a^2); gain=.135;
Hz=gain*(z+1).*(z-1)./(z.^2-(p)); subplot(325); plot(f,abs(Hz)); title('带通滤波器'); grid on;
Hz(Hz==0)=10^(8);%avoid? log(0) subplot(326);
plot(f,20*log10(abs(Hz))); grid on;
title('Receiver? -3dB? Filter? Response'); axis([1e5 3e5 -3 1]);
%滤波器系数
a=[1 0 0.7305];%[1? 0? p]
b=[0.135 0 -0.135];%gain*[1? 0? -1] faskn=filter(b,a,askn); figure(2) subplot(321); plot(t,faskn); axis([0 100e-6 -2 2]); title('经过带通滤波后输出'); grid on;
cm=faskn.*car;%解调 subplot(322);
plot(t,cm);
axis([0 100e-6 -2 2]); grid on;
title('经过相乘器后输出'); %低通滤波器
%==================================================================? ? p=0.72;
gain1=0.14;%gain=(1-p)/2 Hz1=gain1*(z+1)./(z-(p)); subplot(323);
Hz1(Hz1==0)=10^(-8);%avoid? log(0) plot(f,20*log10(abs(Hz1))); grid on;
title('LPF? -3dB? response'); axis([0 5e4 -3 1]); %滤波器系数 a1=[1 -0.72];%(z-(p)) b1=[0.14 0.14];%gain*[1? 1] so=filter(b1,a1,cm);
so=so*10;%add? gain
so=so-mean(so);%removes? DC? component subplot(324); plot(t,so);
axis([0 8e-4 -3.5 3.5]); title('经过低通滤波器后输出'); grid on;%Comparator
%======================================================? ? High=2.5; Low=-2.5;
vt=0;%设置比较标准 error=0; len1=length(so); for ii=1:len1 if so(ii) >= vt Vs(ii)=High; else
Vs(ii)=Low; end
end Vo=Vs;
subplot(325); plot (t,Vo);
title('解调后输出信号'); axis([0 2e-4 -5 5]) grid on;
xlabel('时间? (s)'); ylabel('幅度(V)');
五 、 波形图结果显示
六、 心得体会
即使上学期已经完成了数字电子电路课程设计, 其中包含到研究和实践方法也都了然于心。但当面对通信原理这门概念和公式极其繁琐一门课程, 淡化笔试考试形式改之以课设方法, 对大家而言是一次莫大挑战。
在这几周时间内我常常往返于图书馆, 查阅相关资料, 发觉自己知识水平有限, 需要学习东西还有很多很多。另外, 在这次课程设计中, 我充足利用了网络资源, 最终让其发挥了有用一面。
根据以前构想, 在老师和同学悉心指导和帮助下, 我顺利完成了此次课程设计内容。一周时间, 仓促准备, 重重困难, 日以继日阅读文件和计算机仿真实现, 最终修成正果。这一定是大学里第一次将实践与真知融为一体体验, 也愈加坚定了我从事电子科学领域技术研究决心, 这么经历值得去珍藏, 值得去回味
因篇幅问题不能全部显示，请点此查看更多更全内容