独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料．与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名：均止一日期：卿年‘Ａ；２ Ｆｌ关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，’允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。（保密的学位论文在解密后应遵守此规定） 签名导师签名：日期：・叩年‘”’旧第一章绪论第一章绪论，．，引言 信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验等领域。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备。因此，信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的，也是应用最广泛的电子仪器之一；几乎所有的电参量的测量都需要用到信号发生器。 在７０年代前，信号发生器主要有两大类：正弦波发生器和脉冲波发生器。正弦波发生器只提供正弦波信号。通常使用的技术是一一自由振荡器，工作频率即－为输出频率，频率范围有限，一般从几Ｈｚ至约１ＭＨｚ。脉冲波发生器可产生高质量的方波和脉冲串，其频率范围一般低至１Ｈｚ，高至１ ＧＨｚ，它被用在数字系统中模拟或取代数字信号，如时钟，数据等。介于两者之间的还有函数发生器，它提供正弦，余弦，方波，三角波，斜波等几种常用的特殊波形。产生有别于上述波形时，必须采用较复杂的电路或机电结合的方法，甚至采用模拟计算机构成专用设备。 在７０年代后，微处理器的出现，利用信号处理器，Ａ／Ｄ和Ｄ／Ａ以及软件使函数产生器的功能扩大，能够产生更复杂的波形，衰减振荡波，随机脉冲波，指数形脉冲等。当时的信号处理器是专门用于信号处理的微处理器，但时钟频率只有１ ＾２ＭＨｚ， Ａ／Ｄ和Ｄ／Ａ一般在８位左右，内部存储器约２Ｋ，因此能够产生的正弦波的等效频宽不会超过１ＭＨｚ，要获得比较平滑和失真度低的波形，重复频率不能超过ＩＯＫＨｚ，当时用模拟方式产生特殊波形，重复频率可以达到Ｉ＾－ＩＯＭＨＺ．波形完整性好，用数字电路的函数发生器尚处于开发阶段，正式产品还不多。‘ ８０年代情况有很大变化，随着现代信息事业的发展，测试对象不断丰富，现代通信系统和电子系统对测试系统提出了越来越高的要求，进而对信号发生器也提出了更高的要求，需要模拟工作现场的情况来对产品进行测试。而工作现场的信号往往是多种多样的，传统的模拟信号发生器显然是不能满足客观的需要的，这时就需要一种能产生用户定义的波形的仪器Ｕｌ第一章绪论第一章绪论，．，引言 信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验等领域。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备。因此，信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的，也是应用最广泛的电子仪器之一；几乎所有的电参量的测量都需要用到信号发生器。 在７０年代前，信号发生器主要有两大类：正弦波发生器和脉冲波发生器。正弦波发生器只提供正弦波信号。通常使用的技术是一一自由振荡器，工作频率即－为输出频率，频率范围有限，一般从几Ｈｚ至约１ＭＨｚ。脉冲波发生器可产生高质量的方波和脉冲串，其频率范围一般低至１Ｈｚ，高至１ ＧＨｚ，它被用在数字系统中模拟或取代数字信号，如时钟，数据等。介于两者之间的还有函数发生器，它提供正弦，余弦，方波，三角波，斜波等几种常用的特殊波形。产生有别于上述波形时，必须采用较复杂的电路或机电结合的方法，甚至采用模拟计算机构成专用设备。 在７０年代后，微处理器的出现，利用信号处理器，Ａ／Ｄ和Ｄ／Ａ以及软件使函数产生器的功能扩大，能够产生更复杂的波形，衰减振荡波，随机脉冲波，指数形脉冲等。当时的信号处理器是专门用于信号处理的微处理器，但时钟频率只有１ ＾２ＭＨｚ， Ａ／Ｄ和Ｄ／Ａ一般在８位左右，内部存储器约２Ｋ，因此能够产生的正弦波的等效频宽不会超过１ＭＨｚ，要获得比较平滑和失真度低的波形，重复频率不能超过ＩＯＫＨｚ，当时用模拟方式产生特殊波形，重复频率可以达到Ｉ＾－ＩＯＭＨＺ．波形完整性好，用数字电路的函数发生器尚处于开发阶段，正式产品还不多。‘ ８０年代情况有很大变化，随着现代信息事业的发展，测试对象不断丰富，现代通信系统和电子系统对测试系统提出了越来越高的要求，进而对信号发生器也提出了更高的要求，需要模拟工作现场的情况来对产品进行测试。而工作现场的信号往往是多种多样的，传统的模拟信号发生器显然是不能满足客观的需要的，这时就需要一种能产生用户定义的波形的仪器Ｕｌ电子科技大学硕士学位论文 经过这些年的发展，近年来一种新的电子测量仪器一一任意波形发生器出现了，它可视为函数发生器的换代产品。任意波形发生器的功能远比函数发生器强，在前面讨论的难于产生的或不能产生的波形，都可以使用任意波形发生器。自然它也可以用来产生前面讨论的波形（方波，三角波，脉冲波），但实际中还利用发生器来模拟更复杂的信号，甚至信号中的缺陷（如方波中的过冲和数字信号中的尖脉冲）都可通过控制来模拟，再者，任意波形发生器还可产生瞬变信号如阻尼正弦波等，它对存在的各种波形都可以模拟，只要可用数字形式存储，并送进波形存储器的波形都可以把他们模拟出来。早期的信号源主要是基于模拟电路来实现，而任意波形发生器是以数字电路 和计算机技术为基础的产品，因此可使它成为测试系统通用的高性能，多功能的激励源，因而将有很广阔的发展前景。１．２国内外发展状况国外任意波形发生器的研制及生产技术已较为成熟，己有多种产品投放市场， 目前任意波形发生器有三种产品结构形式：・仪器结构形式仪器的结构形式是把任意波形发生器设计成单台仪器的形式，其优点是精度高，可单独工作。‘・ＰＣ总线插卡式ＰＣ总线插卡式是将任意波形发生卡直接插在ＰＣ机的总线扩展槽或扩展机箱中，利用ＰＣ机来控制任意波形发生器的工作状态，其优点是可以充分利用ＰＣ机的软硬件资源，在波形数据处理，波形参数的修改，计算等有明显优势。‘ＶＸＩ模块式ＶＸＩ模块式是一种新型的模块化仪器，它必须插在ＶＸＩ总线机箱上才能使用，而ＶＸＩ总线机箱又通过ＧＰＩＢ或ＲＳ－２３２Ｃ等接口与计算机相连，ＶＸ１卡式仪器对组成自动测试系统（ＡＴＥ）特别有用，各个公司的ＶＸＩ卡式仪器模块均可自由组合使用。Ａｇ ｉｌｅｎｔ和Ｔｅｋｔｒｏｎｉｘ两大公司在此领域进行了卓有成效的研究和开发，其代表产品无论在技术先进性还是市场占有率方面都在全世界享有卓越声誉。这两个公电子科技大学硕士学位论文 经过这些年的发展，近年来一种新的电子测量仪器一一任意波形发生器出现了，它可视为函数发生器的换代产品。任意波形发生器的功能远比函数发生器强，在前面讨论的难于产生的或不能产生的波形，都可以使用任意波形发生器。自然它也可以用来产生前面讨论的波形（方波，三角波，脉冲波），但实际中还利用发生器来模拟更复杂的信号，甚至信号中的缺陷（如方波中的过冲和数字信号中的尖脉冲）都可通过控制来模拟，再者，任意波形发生器还可产生瞬变信号如阻尼正弦波等，它对存在的各种波形都可以模拟，只要可用数字形式存储，并送进波形存储器的波形都可以把他们模拟出来。早期的信号源主要是基于模拟电路来实现，而任意波形发生器是以数字电路 和计算机技术为基础的产品，因此可使它成为测试系统通用的高性能，多功能的激励源，因而将有很广阔的发展前景。１．２国内外发展状况国外任意波形发生器的研制及生产技术已较为成熟，己有多种产品投放市场， 目前任意波形发生器有三种产品结构形式：・仪器结构形式仪器的结构形式是把任意波形发生器设计成单台仪器的形式，其优点是精度高，可单独工作。‘・ＰＣ总线插卡式ＰＣ总线插卡式是将任意波形发生卡直接插在ＰＣ机的总线扩展槽或扩展机箱中，利用ＰＣ机来控制任意波形发生器的工作状态，其优点是可以充分利用ＰＣ机的软硬件资源，在波形数据处理，波形参数的修改，计算等有明显优势。‘ＶＸＩ模块式ＶＸＩ模块式是一种新型的模块化仪器，它必须插在ＶＸＩ总线机箱上才能使用，而ＶＸＩ总线机箱又通过ＧＰＩＢ或ＲＳ－２３２Ｃ等接口与计算机相连，ＶＸ１卡式仪器对组成自动测试系统（ＡＴＥ）特别有用，各个公司的ＶＸＩ卡式仪器模块均可自由组合使用。Ａｇ ｉｌｅｎｔ和Ｔｅｋｔｒｏｎｉｘ两大公司在此领域进行了卓有成效的研究和开发，其代表产品无论在技术先进性还是市场占有率方面都在全世界享有卓越声誉。这两个公第一章绪论司任意波形发生器的产品型号和性能特点分别如下表［Ｒ１所示：表１．１国外任意波形发生器主要产品生产厂家Ａｇｉｌｅｎｔ公司型号ＨＰ３３１２０Ａ性能特点最高采样速率：４０ＭＳＰＳ输出标准波形：正弦波、方波、三角波、锯齿波、噪声、直流电压、负锯齿波、指数函 数波 仪器任意波形：８一１６０００个点幅度分辨率：１２位调制：ＨＰ３３２５０ＡＡＭ／ＦＭ／ＦＳＫ／Ｂｕｒｓｔ最高采样速率：２００ＭＳＰＳ输出标准波形：正弦波、方波、三角波、锯齿波、噪声、直流电压、负锯齿波、指数函 数波 任意波形：１－６４０００个点幅度分辨率：１２位调制：ＡＭ／ＦＭ／ＦＳＫ／ＢｕｒｓｔＶＸＩＥ１４４５Ａ尺寸：Ｃ模块类型：消息基最高采样速率：４０ＭＳＰＳ输出标准波形：正弦波、方波、三角波、锯齿波、 噪声、直流电压、负锯齿波、指数函数波 任意波形：２５６Ｋ个点幅度分辨率：１３位调制：ＡＭ／ＦＭ／ＦＳＫ／Ｂｕｒｓｔ电子科技大学硕士学位论文Ｔｅｋｔｒｏｎｉｘ仪器ＡＷＧ６１０最高采样速率：２． ６ＧＳＰＳ任意波形：８Ｍ个点幅度分辨率：８位调制：ＡＭ／ＦＭ／ＦＳＫ／Ｂｕｒｓｔ公司ＡＷＧ２０２１最高采样速率：２５０ＭＳＰＳ输出标准波形：正弦波、方波、三角波、锯齿波任意波形：２５６Ｋ个点幅度分辨率：８位调制：ＡＭ／ＦＭ／ＦＳＫ／ＢｕｒｓｔＶＸＩＶＸ４７９２尺寸：Ｃ模块类型：消息基最高采样速率：２５０ＭＳＰＳ输出标准波形：正弦波、方波、三角波、斜波、脉冲波、任意波、直流最大频率范围：５－１２５Ｍ任意波形存储深度：２５６Ｋ个点幅度分辨率：１２位ＶＸ４７９０Ａ尺寸：Ｃ类型：消息基最高采样速率：２５ＭＳＰＳ输出波形：正弦波、方波、三角波、锯齿波、直流电压幅度分辨率：１２位 我国的任意波形发生器近几年也发展迅速，取得可喜的成果。但是总体水平还是跟国外有差距，国内主要是一些ＰＣ仪器插卡，仪器和ＶＸＩ系统的模块很少，另外种类和性能也有一定的差距，因此加强此类的研究尤其重要。第一章绪论１．３课题来源和主要工作 信号源是一种非常常用的实验仪器，随着科学技术的发展，信号源的应用领域越来越广，诸如电子自动化检测、视频信号、雷达、医学等等。生活中的许多实验仪器、设备也会用到一些特殊的信号，它们的工作频率不是很高，但是波形精度要求很高，像低转速角轴探测器等就是这种．用户给出的大多是波形的幅度数据或者直接给出实验波形，而非公式表示，如雷电等。 本课题就是针对角轴探测器这样的一些高精度、低速系统的设备设计的一种任意波形发生器。 课题的主要工作是研究数字信号处理器在任意波形发生器中应用的可行性。设计一种简便实用、性能优良的任意波形发生器，该任意波形发生器能产生正弦波，方波，三角波等常用的标准信号，还能根据用户的需要生成任意波形，整个系统采用ＤＳＰ控制。作者主要工作：（１）根据课题要求，参阅有关波形发生器的相关资料和文献，了解技术的有关知识和疑难点，作出系统的整体规划和设计。（２）对系统各功能电路进行深入地分析和理解，对系统中的难点进行重点讨论和设计，并采用模块化的思想详细划分各个模块的功能。（３）查找系统中所涉及的各电子元器件的资料，进行分析、比较和选择，并完成电路的硬件设计和ＰＣＢ布板，对系统的软件部分进行编程，并进行ＣＣｓ软件仿真。（４）对系统进行调测，并对设计进行总结和展望，提出一些改进的方法和思路。论文还研究了在任意波形发生器设计时如何根据系统指标合理地确定设计方 案，在系统的硬件设计时具体要注意的问题以及如何结合先进的电子设计自动化方法来进行电路的设计，还有相应的软件编制的问题等等，对于目前三种典型的任意波形发生器的结构一一ＰＣ总线插卡式、仪器、Ｖ）Ｕ模块都有重要的参考价值。电子科技大学硕士学位论文第二章任意波形发生器的理论分析２．１ ＤＤＳ特点数字合成（ （Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ简称ＤＤＳ）技术［［１］［２］［３１［４１是一种新型的频率合成技术，它从相位出发直接合成所需的波形。这种技术首先由Ｊ．Ｔｉｅｍｅｙ，Ｃ．Ｍ．Ｒａｄｅｒ和Ｂ．Ｇｏｌｄ于１９７１年提出，但限于当时的技术和工艺水平，ＤＤＳ技术仅仅限于理论研究，而没有应用到实际中去。近２０年来，随着ＶＬＳＩ（ ＶｅｙＬａｒ ｒｇｅ ＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）， ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅｓ Ａｒｒａｙ）以及高速ＤＳＰ的发展，这种结构独特的频率合成技术得到了飞速发展。它以广泛应用于通讯、导航、雷达、电子对抗以及现代仪器仪表等电子系统中。ＤＤＳ技术同传统的频率合成技术相比，有以下几个突出的优点（２］今极快的频率切换速度ＤＤＳ是一个开环系统，无任何反馈环节，频率转换时间主要由ＬＰＦ附加的时延决定．．极高的频率分辨率由丫＝关／２｝知，只要增加相位寄存器的位数即可获得任意小的频率分辨率。大多数ＤＤＳ的分辨率在Ｈｚ， ｍＨｚ甚至ｕＨｚｏ．较低的相位噪声和低漂移ＤＤＳ系统中合成信号的频率稳定度直接由参考源的频率稳定度决定，合成信号的相位噪声与参考源的相位噪声相同。令连续的相位变化因为ＤＤＳ是个开环系统，故当一个转换频率的指令加在ＤＤＳ的数据输入端时，它会迅速合成所需的频率信号，在输出信号上没有叠加任何电流脉冲，输出变化是一个平稳的过渡过程，而且相位连续变化。．输出频带范围广ＤＤＳ的最低输出频率是所有的时钟频率的最小分辨率或相位累加器的分辨率。奈奎斯特采样定理保证了在该时钟频率一半下的所有频率，ＤＡＣ都可以再现信号。６ 第二章任意波形发生器的理论分析２．２ ＤＤＳ的原理［ＩＸ２］［３ｘ４１直接数字法是采用直接数字合成（ ＤＩＲＥＣＴ ＤＩＧＩＴＡＬ ＳＹＮＴＨＥＳＩＳ）的方法实现信号产生。该技术具有频率转换速度快、频率分辨率高、易于控制的突出特点。直接数字合成技术近年来发展得很快，而要产生任意波形就必须采用直接数字合成技术。随着ＤＤＳ技术的发展，出现了各种各样的直接数字合成的结构，但基本上可分成两种：ａ基于地址计数器的数字频率合成法ｂ基于相位累加器的数字频率合成法１．基于地址计数器的直接数字合成法（１）结构框图图２－１基于地址计数器的直接数字合成结构框图这是一种最简单的直接数字合成方式，这种直接数字频率合成器的结构包括地址计数器，存储器和Ｄ／Ａ转换器。（２）工作原理将波形数据存储于存储器中，而后用可程控的时钟信号为存储器提供扫描地 址，与每个地址相对应的数据则代表波形在等间隔取样点上的幅度值。数据被送至ＤＡＣ，从而产生一个正比于其数字编码的电压值，每个电压值保持一个时钟周期，直至新的数据送至ＤＡＣ，经勤模转换后得到所需的模拟电压波形。在存储器里的数据产生的波形是对“取样波形”的阶梯近似。假定地址计数器的时钟频率为．ｆ，波形一周期内有ｎ个采样值，那么合成的波形频率为：ｆ．＝ｆ． ｌ ｎ（２一１）如果改变地址计数器的时钟频率或ＲＯＭ的地址步进大小，合成波形的频率都会随着改变。而要改变波形，只要在只读存储器中写入不同的数据。２．基于相位累加器的直接数字合成法电子科技大学硕士学位论文（１）结构框图频曰相波率位形控寄存制存储字器器图２－２基于相位累加器的直接数字合成结构框图 这种结构中主要由相位累加器、数据ＲＯＭ和Ｄ／ Ａ变换器组成，它是种全新的直接数字合成方式（目前国内外文献中提到的ＤＤＳ一般是指这种方式，下面不作说明均指这种方式）。（２）工作原理将要产生的波形数据存入波形存储器，然后在参考时钟的作用下，对输入的 频率数据进行累加，并且将累加器的输出一部分作为读取波形存储器的地址，将读出的波形数据经Ｄ／Ａ转换为相应的电压信号，Ｄ／Ａ转换器输出的一系列的阶梯电压信号经低通滤波后便输出了光滑的合成波形的信号。以合成正弦波为例，通常我们考虑一个正弦波时习惯使用正弦波的幅度一时间表达式；Ｓ（ｔ） ＝ Ａｓｉｎ（ｍｔ ＋ ．ｐ），正弦函数幅度的非线性使依据幅度产生任意频率的正弦波非常困难，但我们注意到，正弦波的相位是线性变化的，ＤＤＳ技术的关键就在于充分利用了正弦波相位线性变化这一特性，在ＤＤＳ芯片中，其核心部件是相位累加器和ＳＩＮ函数表，下面作一简单介绍：。相位累加器 相位累加器在功能上说实质是一个Ｎ位快速可循环累加器（目前，一般的ＤＤＳ芯片中，相位累加器已达到Ｎ＝３２位），Ｎ位的相位累加器在每一个时钟来临时与频率控制所决定的相位增量Ａｑ）（通常就是频率控制字Ｋ． Ｋ为二进制整数，１－２Ｎ －１ ）累加一次，计数大于２Ｎ时则自动溢出，保留后面Ｎ比特的数字于累加器中．每当相位累加器计数满后，可自动循环重新累加，所以输出相位可以保持连续变化，这就保证了输出正弦波的连续性。。正弦函数相位一幅度转换表（（Ｓｉｎｅ Ｌｏｏｋ－Ｕｐ Ｔａｂｌｅ）ｇ 第二章任意波形发生器的理论分析 相位累加器的输出是随时间不断线行变化的用Ｎ位二进制数表达的相位信息，相位信息是无法直接利用的，必须设法把相位信息转换成幅度信息，在ＤＤＳ技术中，人们把对应于不同相位的Ｓｉｎｅ函数的幅度值储存在ＲＯＭ中，称此ＲＯＭ为ＳｉｎＬＵＴ，相位累加器的输出相位作为ＬＵＴ的寻址地址，ＬＵＴ相应地址单元存储的就是对应于该相位的正弦函数幅度值，为了保证ＤＤＳ输出频率的分辨率，相位累加器的位数Ｎ要作得很多（如３２位），但是，要作出一个寻址能力为产（４Ｇ）的ＬＵＴ，既不现实，也不必要。因此，可以只取相位累加器的高Ａ位作为ＬＵＴ的寻址信号，一般地，取Ａ＝１２就可以完全满足精度的需要了。（３）． ＤＤＳ的技术性能及特点根据上述原理：当参考时钟频率为ｆ，累加器的二进制位数为Ｎ．频率控制 字为ｋ，且波形存储器仅存储一个周期的合成信号的数据时，则合成输出的信号频率为：ｆ＿＝上ｆ＿＇０ Ｎ ＇ｃ频率分辨率：０ｉａ＝二ｒ了（２－２）‘ ｆｃ （２－３）ＺＪ’ 最低输出频率：ｆｏｍｉｎ一了最高输出频率：ｆｅ （２－４）一般ｆｏ． ＝ ０－４ｆ，（２－５）从上面的讨论中可以看出ＤＤＳ具有：输出频带宽，频率分辨率高，输出频率 转换速度快，频率跳变时输出相位连续等优点。由于ＤＤＳ采用全数字技术，其合成机理在根本上有别于传统的合成技术，从而为频率合成的设计开辟了广阔的前景，但是它的频谱是不纯净的，研究ＤＤＳ的频谱对于选择芯片进行电路的正确设电子科技大学硕士学位论文计是很重要的。２．３ ＤＤＳ的频谱分析［６１［１［￥１［９］［１０］［１１］［１２］１．理想ＤＤＳ的数学模型理想ＤＤＳ是ＤＤＳ在理想情况下的数学模型，满足下列三个条件：．不考虑相位舍位，即Ｎ＝Ａ．不考虑正弦波幅度量化的误差，即Ｄ＝ｃａ。假定ＤＡＣ是完全理想的这样ＤＤＳ就等效为一个理想的采样一保持电路，其中Ｄ／Ａ转换器之前的部分（图２－３中）相当于一个采样周期为界二ｌｌ ｆ｝的理想采样器，ＤＡＣ相当于一个时宽为Ｔ的理想保持电路，对采样数据实现阶梯方式重构：图２－３理想ＤＤＳ的等效结构２．理想ＤＤＳ输出的频谱由理想ＤＤＳ的等效结构，理想采样序列Ｓ（ｎ） ＝ｓｉｎ（２）ｒｆ ｎＴ． ） ＝ｓｉｎ［，二争ｎＴ．］ ＝ ｓｉｎ［２；ｒ爵・，（２－６） ２Ｎ由式２－６知采样序列Ｓ（ｎ）是周期为下厂万－Ｎ向 －的周期序列，Ｇｏｄ （ｘ， ｙ）表示取最灯ＣＡｔ‘，人） 大公约数，而Ｓ（ｎ）的频谱是一些离散谱线，在这些离散谱线中，幅度不为。的只有儿一根，故对理想的ＤＤＳ，其Ｓ（ｎ）在（（０，关／２）范围内没有杂散．电子科技大学硕士学位论文计是很重要的。２．３ ＤＤＳ的频谱分析［６１［１［￥１［９］［１０］［１１］［１２］１．理想ＤＤＳ的数学模型理想ＤＤＳ是ＤＤＳ在理想情况下的数学模型，满足下列三个条件：．不考虑相位舍位，即Ｎ＝Ａ．不考虑正弦波幅度量化的误差，即Ｄ＝ｃａ。假定ＤＡＣ是完全理想的这样ＤＤＳ就等效为一个理想的采样一保持电路，其中Ｄ／Ａ转换器之前的部分（图２－３中）相当于一个采样周期为界二ｌｌ ｆ｝的理想采样器，ＤＡＣ相当于一个时宽为Ｔ的理想保持电路，对采样数据实现阶梯方式重构：图２－３理想ＤＤＳ的等效结构２．理想ＤＤＳ输出的频谱由理想ＤＤＳ的等效结构，理想采样序列Ｓ（ｎ） ＝ｓｉｎ（２）ｒｆ ｎＴ． ） ＝ｓｉｎ［，二争ｎＴ．］ ＝ ｓｉｎ［２；ｒ爵・，（２－６） ２Ｎ由式２－６知采样序列Ｓ（ｎ）是周期为下厂万－Ｎ向 －的周期序列，Ｇｏｄ （ｘ， ｙ）表示取最灯ＣＡｔ‘，人） 大公约数，而Ｓ（ｎ）的频谱是一些离散谱线，在这些离散谱线中，幅度不为。的只有儿一根，故对理想的ＤＤＳ，其Ｓ（ｎ）在（（０，关／２）范围内没有杂散．第二章任意波形发生器的理论分析Ｓ（ｔ）＝Ｓ（ｎ） ＊ ｈ（ｔ） ＝ ［ｓｉｎ（２；ｒ ｆｏｔ） ＊艺ｓ（ｔ一ｎＴ，）］ ＊ ｈ（ｔ）壬乡（２－乃（０ｓｔ‘兀）（ 其他）对Ｓ（ｔ）作傅氏变换得到理想ＤＤＳ的理想频谱函数：ａ ｋｔｕ） ＝ ａ／』ａｓ ｋ－一一丁一一Ａ） Ｉ ｖＡＭ－Ｊ一一二，一ｎｊ．ｕｋｔｙ宁 ＺＣ＇ ｃｊｏ一‘Ａ＂ｊ｝ｌ＿书。Ａｌ一． ｆｏ＿、＿＿．＿，：优一．ｒｏ＿、＿。，＿．，＿，，＿，ｔ、ｉ ＝－－儿ｉｌ＋二费Ｓ （Ｌ＋ ｆｏ ７ｒ） ＂ ｅｘｐ（－ ｊ ｌｆ｝ ＋．ｆｏ二）０８（。一２１ｒｆｏ一２；ｒ ｆ ）ｉ ＿一ｊ０ － ｊ｝。，、ｓｉｎ（ｘ）式中ｊｏ＝二Ｎ，ａａｌｘ）＝—＿，Ｋｆ， Ｇ （２－８）Ｓ（ｔ）为保持器的冲击响应，从２－８式可看出，理想ＤＡＣ所完成的阶梯重构只改变了输出频谱的幅度和相位而未增加新的频率点．这样Ｓ（ｎ）的频谱结构即代表了ＤＤＳ输出的频谱分布。据此可知，理想ＤＤＳ的输出只在ｆ二优士儿处存在离散谱线，当１＝０时，得到的就是主谱频率儿，下面以采样时钟２００Ｍ和基本输出频率４０Ｍ为例：麒翼蘸＋－－－Ｎａｑｕｉｓｔ带ｏｄＢ－１０ｄＢ－２０ａｓ『撇黔撇黝姗黝ｌｉｍｉｔ、、２、矛沪．，、：ｔ’．二。公。；‘，、．－＼，一５６０ ６００ ］ＩｇｐｇＩ Ｉ３Ｆｃ一０２４０！洲１００ １６０３６０ ４００ ４４０如１，０一！沙 甲‘．．，．１月志．．Ｃ沙 ｝ＦＣ－ＦＯ Ｃ肠ｑｕｉ ｓｔ图２－４关＝２００ＭＨｚ｝儿＝４０ＭＨｚ时理想ＤＤＳ的频谱结构 ０ｃ＋’０ ２Ｆ电子科技大学硕士学位论文由上图可见，、一２叹，ｍ，一２７ｒ ｆ ，兀一八，、是输出频率谱练而其他、一、，０ｖ ＋ｒｖｏ，２ｍ， －ｍ．，２ｗ． ＋Ｗ，，３ｍ｝ －ｏ）． ．．．．．．等为副波谱线，这是通过取样后的正弦波来合成所需频率的必然结果，是由ＤＤＳ的工作原理所决定的，因此在Ｄ／Ａ后面必须设置一个低通滤波器，适当设计低通滤波器的截止频率，使其落在ｍｏ和ｔ， －ａｏ之间，即可有效地消除副波频率，而且从图中可看出，ｔｏ和ｍｌ－ｕｏ相差越大越好，从前面的推导过程可以看出，理想ＤＤＳ杂散的主要来源是系统中的取样函数８（ｔ－ｎＴ ），也就是说由参考时钟关引起的，这也说明了杂散是ＤＤＳ固有的，并且参考时钟频率越高，即取样点越多，杂散的抑制相对就越大。３．实际ＤＤＳ输出的杂散分析实际ＤＤＳ并不满足理想ＤＤＳ的３个条件，因而实际ＤＤＳ将产生杂散信号， ＤＤＳ的杂散信号有３个来源，分别是：。相位截断误差今（ｎ）：在实际ＤＤＳ电路中，为了取得高的频率分辨率，通常相位累加器的位数Ｎ取得很大，如Ｎ＝２４，３２，４８等，但受体积和成本的，ＲＯＭ的容量却远小于２Ｎ，因此寻址ＲＯＭ时，累加器输出的相位序列的低Ｂ位就被舍去，而只用其输出的高Ａ （Ａ＝Ｎ－Ｂ）位去寻址，这样就不可避免地引入误差。。幅度量化误差勺（ｎ）：由于ＲＯＭ中存储着正弦波样点的幅值编码和Ｄ／Ａ有限字长，这样就不可避免地引入了幅度量化误差。。由ＤＡＣ非线性引起的误差气（ｎ）：实际的ＤＡＣ存在非线性因素，主要有微分非线性，积分非线性，ＤＡＣ转换过程的尖峰电流，转换速率受限等，据此可以构造出ＤＤＳ杂散（误差）来源模型，如下图所示：图２－５实际ＤＤＳ的杂散（误差）模型第二章任意波形发生器的理论分析４．ＤＤＳ杂散的分析（１）相位截断误差凡（ｎ）：若ＤＤＳ相位累加器的字长为Ｎ，频率控制字为Ｋ，则相位累加器在‘・叹（兀为时钟周期，Ｔｃ ＝瓜）时刻，输出相位序列：ｑ）（ｎ）＝ｎｋｍｏｄ２Ｎ ｎ＝１，２，二这里ｍｏｄ表示模除运算，对任意两个整数ｐ， ４， ｍｏｄ运算定义为：（２－９）ｐｍｏｄｇＡｐ－ｉｎｔ（ｐ）ｘｑ （２－１０）上式中，加《．）表示取整运算。在实际ＤＤＳ中相位舍位后累加器输出的相位序列为．￣Ｎ ，，．Ｂｖ， （ｎ）＝ｎｋ ｍｏｄ ２’一ｎｋ ｍｏｄ ２（２－１１）这样，由于相位舍位所产生的相位误差序列为：ｓｐ （ｎ）＝ｏｐ（ｎ）一ｏｐ． （ｎ） ＝ ｎｋ ｍｏｄ ２由此可知ｓｐ（ｎ）是以）内由又，。． Ｂ（２一１２）２ ＢＧｃｄ（２Ｂ，Ｋ）２ Ｂ－１为周期的序列，在频域上以关为周期，在ｄ ａＧ（２Ｂ， Ｋ）根离散谱线组成。从上式可以认为凡（ｎ）为Ｅｐ （ｔ）Ｂ ‘ 今ｔ）是幅值为２３，周期为万的锯齿波。（２）幅度量化误差几（ｎ）当ＲＯＭ采用Ｄ位二进制数保存正弦函数值时，量化误差为： Ｋ，１．‘，Ｄ＿＿ｒ，＿２＿‘，Ｋ‘，，、＝ ｓｉｎｆ ２ｘ＂－＂ｎｌ一‘ｒ ＂ｉｎｔ（２扮 ＂ｓｉｎｆ２）ｒ．一，－－＊ ＂ｉｎｔ（－ｍ）０Ｄ（ｎ、一ａ－＜＜，一，Ｎ一，．ｊｏ Ｄ －．．．．１．一““Ｌ￣，一，Ｎ一￣－．。 Ｎ －．．．＂Ｗｙ ２‘， ２Ｏ ２‘’ ２． Ｂ”（２－１３）２Ｎ 其中，ｉｎｔ（．）表示取整运算・显然－＇Ｄ（．）与Ｓ（ｎ）有相同的序列周期二厂下二万二二，因此Ｏｃａｔ乙一，人）电子科技大学硕士学位论文幅度量化误差在频谱中没有引入新的杂散成分，而是表现为均匀的噪声基底．通常在一个周期内几（ｎ）被认为是在（一”，２－Ｄ）间均匀分布的噪声，则由量化引起的信噪比为：ＳＱＲ＝１ ．７６＋６．０２Ｄ（ｄＢ） （２－１４）由式２－１４可见，量化位数Ｄ每增加一位，则ＳＮＲ将提高６ｄＢ，所以在可能的条件下应尽可能采用存储位数高的存储器和高分辨率的ＤＡＣ，但也不能盲目地追求高位数，因为当Ｄ增加到一定的位数时，杂散不再因之而改变。（３）ＤＡＣ的非线性误差￡ＤＡ（ｎ） 在高频、超高频ＤＤＳ系统中，ＤＡＣ的非线性逐步成为ＤＤＳ输出杂散的主要来源之一，ＤＡＣ的非线性特性对ＤＤＳ输出谱的影响表现为产生输出频率的谐波分量及这些谐波分量的镜像分量，即含有频率为：凡＝ｌｔ＋ｏ几ｒｆ｀Ｓ一，０下了，Ｓ．，－Ａ‘，‘，０＝０，士１，士２，…，ｎ＝２， ３，…）＿＿，，、‘。＿１二、（２－１５）幅ｆ＂＇ＩＴ ＲＡ叠低通滤波黔性哎之．．‘飞１次像频卜基频输出３次谐枕愚装 次３ 谐 波 ３次谐彼像频３ 次 像频』频率时钟２次谐彼０ ７ １１ １６ ２２１０ ２０ ３０２９ ３３４０ ４７ ５０ ５１ ５８ ６０ ６２ ６９ ７０７３ ８０ ９０图２－６ ＤＡＣ对ＤＤＳ输出谱的影响杂散电平由ＤＡＣ的性能决定，…）很近时，ｆｃ一（（ｎ一１）ｆｏ，成为主谱周围幅度较大的杂散分量，实际应用中及（（ｎ＋ｌ）ｆ．一九将离儿很近应当避免。在现代ＶＬＳＩ技术条件下， 通过加大ＲＯＭ容量及数据位数，ＤＤＳ由相位截断当输出频率离叼（ｎ＝３，４，和数据量化引起的杂散噪声己经可以很容易做到一７０ｄＢ以下的理论值，但是工作在１４ 第二章任意波形发生器的理论分析高速的ＤＤＳ输出谱中仍然存在－４０ｄＢ左右的少数杂散谱线，这是由ＤＡＣ的非理想特性引起的，因此ＤＡＣ才是目前影响ＤＤＳ频谱质量的决定因素，除了ＤＡＣ有限分辨位数之外，ＤＡＣ的瞬间毛刺，ＤＡＣ的非线性，数字噪声馈通以及时钟的泄漏都是导致频谱劣化的因素，它们为ＤＤＳ输出频谱增加了背景噪声和杂散，所以ＤＡＣ的性能对于整个系统是很关键的。２．４主要技术指标１垂直分辨率（幅度分辨率一位数） 垂直分辨率是指幅度的分辨率由数模转换器的分辨率决定，任意波形发生器的特性很大程度上取决于其数模转换器的性能。对数摸转换器的速度和分辨率要权衡折衷，采用快速的数模转换器，其分辨率则较低。在２０Ｍ取样点砂的范围内，目前通常采用的是１０位或１２位的数模转换器，高于２０Ｍ的采样率则选用１４位或１６位的数模转换器。通常，较高的垂直分辨率意味着再现的波形中量化误差较小，从而减少了失真。如果使用数字存储示波器捕捉到的波形，则应与数字存储示波器的分辨率一致。２．水平分辨率（波形存储深度一字数／通道） 水平分辨率是波形存储器中可利用点的总数，大致可以表示任意波形发生器所能产生波形的复杂程度，在每秒２０Ｍ个取样点时，要将每个存储单元的内容都送给数模转换器，并让数模转换器快速转换成相应的模拟量电压，只容许有ＳＯｎｓ的时间。为满足这类需求，通常采用快速的ＳＲＡＭ。水平分辨率点数越多，意味着再现的波形的失真越小。在低频应用时，因为要求在较长的一段时间内维持较高的取样速率，所以需要较长的波形存储器。３一取样速率（采样速率一样点数砂） 采样速率为准确再现信号所需的单位时间采样点数，其中最高取样速率决定了波形中最高的频率成分即任意波形发生器的输出带宽，Ｎｙｑｕｉｓｔ定理指出：可还原的最高频率不大于二分之一的取样速率，在该频率点上，每周期只要有两个取样点就确定了原波形，实际上可采用的最高频率要比Ｎｙｑｕｉｓｔ频率低得多，具体取决于可容忍的失真程度。第二章任意波形发生器的理论分析高速的ＤＤＳ输出谱中仍然存在－４０ｄＢ左右的少数杂散谱线，这是由ＤＡＣ的非理想特性引起的，因此ＤＡＣ才是目前影响ＤＤＳ频谱质量的决定因素，除了ＤＡＣ有限分辨位数之外，ＤＡＣ的瞬间毛刺，ＤＡＣ的非线性，数字噪声馈通以及时钟的泄漏都是导致频谱劣化的因素，它们为ＤＤＳ输出频谱增加了背景噪声和杂散，所以ＤＡＣ的性能对于整个系统是很关键的。２．４主要技术指标１垂直分辨率（幅度分辨率一位数） 垂直分辨率是指幅度的分辨率由数模转换器的分辨率决定，任意波形发生器的特性很大程度上取决于其数模转换器的性能。对数摸转换器的速度和分辨率要权衡折衷，采用快速的数模转换器，其分辨率则较低。在２０Ｍ取样点砂的范围内，目前通常采用的是１０位或１２位的数模转换器，高于２０Ｍ的采样率则选用１４位或１６位的数模转换器。通常，较高的垂直分辨率意味着再现的波形中量化误差较小，从而减少了失真。如果使用数字存储示波器捕捉到的波形，则应与数字存储示波器的分辨率一致。２．水平分辨率（波形存储深度一字数／通道） 水平分辨率是波形存储器中可利用点的总数，大致可以表示任意波形发生器所能产生波形的复杂程度，在每秒２０Ｍ个取样点时，要将每个存储单元的内容都送给数模转换器，并让数模转换器快速转换成相应的模拟量电压，只容许有ＳＯｎｓ的时间。为满足这类需求，通常采用快速的ＳＲＡＭ。水平分辨率点数越多，意味着再现的波形的失真越小。在低频应用时，因为要求在较长的一段时间内维持较高的取样速率，所以需要较长的波形存储器。３一取样速率（采样速率一样点数砂） 采样速率为准确再现信号所需的单位时间采样点数，其中最高取样速率决定了波形中最高的频率成分即任意波形发生器的输出带宽，Ｎｙｑｕｉｓｔ定理指出：可还原的最高频率不大于二分之一的取样速率，在该频率点上，每周期只要有两个取样点就确定了原波形，实际上可采用的最高频率要比Ｎｙｑｕｉｓｔ频率低得多，具体取决于可容忍的失真程度。电子科技大学硕士学位论文２．５本章小结 本章主要阐述了ＤＤＳ的工作原理、特点和技术指标，也对ＤＤＳ的频谱作了简要的分析说明。此章内容为任意波形发生器（ＡＷＧ）的系统设计做必要的铺垫，为具体的设计工作打下理论基础。第三章任意波形发生器的系统设计第三章任意波形发生器的系统设计３．１技术指标１．波形标准波形：正弦波，方波，三角波任意波形：・波形深度：１－－６５５３６个点・幅度分辨率：１６位・采样率：１００ＫＳＰＳ左右２．输出波形的要求要求输出波形频率在３ＨＺ－５ＫＨＺ范围内可调，输出电压的峰峰最大值大于 ２５Ｖ，频率分辨率根据波形复杂程度不同尽可能的高。 本课题设计的任意波形发生器，不仅要求可以生成方波、三角波、正弦波等标准波形，而且还要可以生成用户所需要的任意波形，同时输出波形的频率和幅度均可编程控制。３．２系统整体设计思路 整个系统的设计思想是采用Ｖｃ＋＋编写人机界面窗口，在Ｖｃ＋＋编程实现的人机交互界面上按下鼠标左键可绘制任意波形，然后由相应程序对绘制的波形进行采样，采样数据会保存到数组文件，最后这些数据被传送给ＤＳＰ， ＤＳＰ经过整理后送到波形ＲＡＭ中存储起来。 ＤＳＰ是整个系统的核心部分，对整个电路的工作进行控制。具体的控制程序在电脑上编写完成后经过ＤＳＰ仿真器下载到程序存储器中。本课题中用的是扩展ＦＬＡＳＨ，在ＤＳＰ上电工作后，利用ＤＳＰ提供的ｂｏｏｔ机制，再将程序下载到ＤＳＰ ＲＡＭ中运行。波形数据在ＤＳＰ的控制下从波形存储器中读出，送到Ｄ／ Ａ转换器中，经过数电子科技大学硕士学位论文图３－３ ＤＳＰ核心控制框图（３） ＤｔＡ转换及其滤波输出部分，是指电路中采用１６位高精度的数模转换芯片ＡＤ７８４６对数据存储器传送过来的数字信号进行转换，转换出模拟的阶梯信号，后面的高阶低通滤波电路对其滤波就得到平滑的模拟波形。设计中采用了８阶椭圆可调低通开关电容滤波器ＭＡＸ２９３。接下来是幅度增益控制部分，采用两块可编程增益块ＰＧＡ２０５和ＰＧＡ１０３串联实现对波形幅度控制，可以实现高达８００倍的幅度信号。下面给出波形从ＤＡ出来经过滤波、增益控制、最后输出的简单示意框图：图３－４输出部分框图３．３电路硬件部分的设计 针对上一节中整个系统结构的介绍，本节主要对所设计电路中涉及到的主要芯片和核心部分电路做详细的说明和具体的介绍。下面把电路核心部分的框架结构图重画如下：第三章任意波形发生器的系统设计图３－５核心电路框图电路的核心部分主要芯片有ＤＳＰ芯片ＴＭＳ３２０Ｃ５ ４０２， Ｄ／Ａ转换芯片ＡＤ７８４６，外扩数据ＲＡＭ ＩＳ６１ＬＶ６４１６Ｌ、扩展ＦＬＡＳＨ ＡＴ４９ＬＶＩＯ２４Ａ、低通滤波芯片ＭＡＸ２９３以及幅度增益控制芯片ＰＧＡ２０５和ＰＧＡ１０３．下面的章节将对它们作详细的器件说明和应用介绍。３．３．１ ＤＳＰ芯片 ＤＳＰ采用了ＴＩ公司的ＴＭＳ３２０Ｃ５４０２，它有一组程序总线和三组数据总线，高度并行的算术逻辑单元ＡＬＵ、专用硬件逻辑片内存储器、增强型ＨＰＩ口和高达１００ＭＨＺ的ＣＰＵ频率，可以在一个周期里完成两个读和一个写操作．其他的一些设计中有关ＤＳＰ的应用和应用中的具体连接都将在第四章中作详细的介绍，这里不再赘述了。下面讨论下ＤＳＰ如何从ＰＣ获得波形数据，数据的获取可以有两种方法：一种通过仿真器下载到ＤＳＰ；另一种是通过串口把数据传送到ＤＳＰ。下面分别对它们进行介绍：（１）用Ｃ编写一个数据转换程序，把十进制数据文件ｗａｖｅｆｏｒｍ．ｄａｔ中的数据取出，并形成一个数组文件的形式，转换为数组头文件ｗａｖｅｆｏｒｍ．ｈ。则在ＣＣｓ环境下，ＦＬＡＳＨ的加载主程序包含此头文件，编译链接后通过仿真器下载到ＤＳＰ中，运行ＤＳＰ，用户程序就被加载ＦＬＡＳＨ中。转换程序见附录２，（２）串口传送方式。本设计中为了实现与上位机之间的通信，设计中留了一个串行接口ＲＳ－２３２。波形数据也可以通过串口来传送给ＤＳＰ，有同步串口通信和异步串口通信两种。若采用异步串口通信的话，ＰＣ与ＤＳＰ需要约定一个波特率，双方第三章任意波形发生器的系统设计图３－５核心电路框图电路的核心部分主要芯片有ＤＳＰ芯片ＴＭＳ３２０Ｃ５ ４０２， Ｄ／Ａ转换芯片ＡＤ７８４６，外扩数据ＲＡＭ ＩＳ６１ＬＶ６４１６Ｌ、扩展ＦＬＡＳＨ ＡＴ４９ＬＶＩＯ２４Ａ、低通滤波芯片ＭＡＸ２９３以及幅度增益控制芯片ＰＧＡ２０５和ＰＧＡ１０３．下面的章节将对它们作详细的器件说明和应用介绍。３．３．１ ＤＳＰ芯片 ＤＳＰ采用了ＴＩ公司的ＴＭＳ３２０Ｃ５４０２，它有一组程序总线和三组数据总线，高度并行的算术逻辑单元ＡＬＵ、专用硬件逻辑片内存储器、增强型ＨＰＩ口和高达１００ＭＨＺ的ＣＰＵ频率，可以在一个周期里完成两个读和一个写操作．其他的一些设计中有关ＤＳＰ的应用和应用中的具体连接都将在第四章中作详细的介绍，这里不再赘述了。下面讨论下ＤＳＰ如何从ＰＣ获得波形数据，数据的获取可以有两种方法：一种通过仿真器下载到ＤＳＰ；另一种是通过串口把数据传送到ＤＳＰ。下面分别对它们进行介绍：（１）用Ｃ编写一个数据转换程序，把十进制数据文件ｗａｖｅｆｏｒｍ．ｄａｔ中的数据取出，并形成一个数组文件的形式，转换为数组头文件ｗａｖｅｆｏｒｍ．ｈ。则在ＣＣｓ环境下，ＦＬＡＳＨ的加载主程序包含此头文件，编译链接后通过仿真器下载到ＤＳＰ中，运行ＤＳＰ，用户程序就被加载ＦＬＡＳＨ中。转换程序见附录２，（２）串口传送方式。本设计中为了实现与上位机之间的通信，设计中留了一个串行接口ＲＳ－２３２。波形数据也可以通过串口来传送给ＤＳＰ，有同步串口通信和异步串口通信两种。若采用异步串口通信的话，ＰＣ与ＤＳＰ需要约定一个波特率，双方电子科技大学硕士学位论文按照这个约定的波特率收发数据，并依靠数据的起始位和数据长度通信，没有时钟同步信号，是一种简单易用的通信方式。 数据被一位一位的传送到ＤＳＰ， ＤＳＰ经过整理，每１６位为一组，传送到数据ＲＡＭ保存起来。这样就可以把波形数据一步步的传送到ＲＡＭ中，实现波形ＲＡＭ从ＰＣ上的数据获取。串口通信中涉及到一个电平转换芯片ＭＡＸ３２２４，由它来进行逻辑电平转换，从而可以让ＰＣ和ＤＳＰ进行数据通信。ＭＡＸ３２２ ４是ＥＩＡ／ＴＩＡ－２３２通信接口，有自动关断和唤醒、高数据速率以及增强的ＥＳＤ保护等特点。作为ＲＳ－２３２发送器，能把ＣＭＯＳ逻辑电平转换为５．０Ｖ的ＥＩＡｌＴＩＡ－２３２电平。数据传输速率可以保证２５０Ｋｂｐｓ，还可以并联来驱动更多的接收器；作为ＲＳ－２３２接收器，能把ＲＳ－２３２信号转换为ＣＭＯＳ逻辑输出电平。它要求转换输出总是保持有效。ＤＳＰ与ＭＡＸ３２２４的连接如下图３－６所示：厂下，｝｝１门厂厂广了州１！１惬１１１「丁一｝｝（－（－７－１Ｆ一１，「丁一－１】｝￣卞￣１口巴幼｛｛｛１｛厂ｒ廿ｌ｝）ｒＩ｝）ｒ寸一广广１！１「丁一｝广广卜卜｝ｉ「卞￣卞土￣ｒ卞￣）￣一弓￣洲一州卜卜卜十一卜卞卞一犷仁仁比于份．一１廿．冲卜ｚ州一・ＲＥＡＤＹｆＯ＆ＯＥＯＦＦ｝‘ ＶＣＣ代１卜粉州卜卜卜｝州州一卜轰城一一耀州州卜肩月一・Ｃ１＋ ・Ｖ奋ＣＮＤ・Ｃ卜ＴＩＯＵＴ典士黔男４污一于卜粉州州州一分分钾卜片卜于￣ｉ十蔽共弃ｉ节－咔一＋于＋－于￣卜一一卜卜压ｔ，ＣＺ＋犯ＩＮ－一一卜拳卜，泞签戒一奇若答粉曰共石１一气－Ｉ，Ｃ２－ Ｒ１０ＵＴ一泞鱿月一拌阳一一．一仁．・Ｖ ＦＯＲＣＥＯＮ目件￣４书户女月二熬犷万州一日除片ｒ－州一一卜法挤一燕类络一瑞汾卜卜Ｌｊ匕耸幸汗兰剑三叫斗务缨斗一・Ｔ２０Ｄ丁ＴＩＩＮ！月井廷月朴醉牡平斗－仁４一熟 Ｔ２Ｉ．华仁叫月卜仁仁目公匕以」粼斗－Ｙ・Ｒ２ＩＮ Ｎ卜硕ｔ．Ｒ２０ＩＩＴ九ＮＶＡｉ．Ｒ１匕匕卫Ｊ严｛｝涂竺ＬＬ卜Ｊ｝‘匕洲曰４石１一Ｌ－二习Ｌ上一缸工‘１月三红毖一一丰丰仁Ｉ－眯匕Ｉ！｝｝Ｉ！！｝｝「｝｝！ＩＬ卜！｝｝｝Ｉ！「Ｉ＿Ｉ上｝１１ＬＪ一Ｌ工＿Ｍ＃Ｒ２Ａ生Ｌ土－１匕！｛１！Ｌ上－｝｛｛！｝Ｌ上￣Ｌ止一匕七ＩＩ｝（二一ＬＪ一｝｝｛｝１｝口一月二Ｉ｛！一１｝｝｝１上ｊ１一通一图３－６ ＭＡＸ３２２４的连接图３．３．２ Ｄ／Ａ芯片［１３］［１４１１ ＡＤ７８４６的特点ＡＤ７ ８４６是美国ＡＤ（ＡＮＡＬＯＧ ＤＥＶＩＣＥＳ）公司推出的一种采用ＬＣＭＯＳ工艺制造的１６位电压输出的Ｄ／Ａ转换芯片，具有以下特点［１ｓ］．＂１６位精度，在全温度范围内具有１６位精度，适用于闭环控制系统：．数据回读功能，对ＤＡＣ寄存器中数据可以进行读取，降低了自动测试设备系统中软件设计的难度；电子科技大学硕士学位论文３．３．３低通滤波器（ＬＰＦ）滤波器的设计是系统设计中的一个关键环节，是本课题的一个重要的部分， 也是设计中的一个难点。 滤波器按不同的频域或时域特性要求，可分为巴特沃斯（Ｂｕｔｔｅｒｗｏｒｔｈ）型，契比雪夫（Ｃｈｅｂｙｓｈｅｖ）型，贝赛尔（（Ｂｅｓｓｅｌ）型，椭圆型等标准型．相同的电路，通过选取不同的Ｒ和Ｃ参数可以实现不同的类型。其中，巴特沃斯型滤波器具有最平坦的通带幅频特性；契比雪夫型特点是通带内增益有波动，但这种滤波器的通带边界下降快；贝赛尔型通带边界下降较为缓慢，其相频特性接近线性：椭圆型的滤波特性很好，但模拟电路复杂，元件选择较为困难，实现难度大。低通滤波器的设计部分采用的是开关电容滤波芯片ＭＡＸ２９３，因为查阅了一些 有关任意波形发生器的相关资料，发现大多采用的是设计滤波电路来实现对Ｄ／Ａ输出的后滤波，这样的话就存在几个问题：首先是一个滤波电路只能滤一定频率的波形，不能随着波形输出频率的改变 而改变，要满足任意波形输出的需要就必须设计很多这样的滤波电路，这样以来，电路将非常复杂。其次是任意波形的输出频率较低，这样滤波电路中的电容，电感的等器件的容值和感值都非常大，这样一来是电感的感值越大，一般体积也较大，整个电路的面积就很大。二来量值越大，也就相对越离散，可能市面上能买到的电感与你设计的电感值有很大偏差，这样设计出来的电路，滤波效果也受影响。最后，课题中采用的滤波器的拐角频率可以编程控制，并且完全适合课题的设计要求范围，是很好的一个选择。ＭＡＸ２９３是８阶、椭圆、低通、开关电容滤波器。其拐角频率范围Ｏ． １ＨＺ＾－２５ＫＨＺ。不需要外部电阻和电容。其过渡比为１．５时可以提供急剧滚降和一８０ｄｂ的衰减带．有内部和外部两种时钟方式。时钟与拐角频率比为１００： １．下面给出了它的引脚连接图３－９和频率响应图３－ＩＯｆ＂１：第三章任意波形发生器的系统设计翻ＰＵ了！｝ｆ洲毛月洲０Ｏ洲目田Ｔ Ｓ一一Ｗ３口ＯＵ丁Ｃ以ＩＣ伙－－－｝ ＣＬＫ 创冷２９３椒／ ｉ０４的伏 协 Ｗｌ，｝｝图３－９ ＭＡＸ２９３引脚连接图 考虑到ＡＤ７８４６的数模转换时间为６ｕｓ－９ｕｓ，典型时间是６．５ｕｓ。所以每个数据量经过转换后都要维持一个时间。６．５ｕｓ，假设ｔ＝７ｕｓ。这样的话，采样点数改变，可以改变输出波形的频率。 如果采样点数为１００个，则波形频率ｆ－１／（７ｕｓ＊１００卜１．４ｋｈｚ；如果采样点数为４００个，则频率为０．３５Ｋ左右；如果采样点数为５０个，则频率为２．８Ｋ；同样，采样１０个点，可以达到１４Ｋ；采样点数越少，频率就越高，不过波形的精度也就相对越低。口Ｆｃ‘一四口口口口口巨门八日｝｛日ｔ＿一Ｉ、１｛口口口口［＿比洲才门口口口口巨口口口口一０ 图３－１０ ＭＡＸ２９３的频率响应图咖一汤４一一下ｒ一一ＦＲＥＱＵＥＮＣＹ ＲＥＳＰＯＮＳＥ｝ｌ｛．一一一【一一代片二戈ｒ竺竺竺Ｊ１ ２ ３ ４ ５Ｉ ＮＰＵＴ ＦＲＥＱＵＥＮＣＹ（Ｍ）电子科技大学硕士学位论文 ＭＡＸ２９３开关电容滤波器可以通过ｅｌｋ端来控制滤波器的拐角频率。时钟与拐角频率比为１００： １。这个端子由ＤＳＰ的ＸＦ端子来控制，通过编程可以实现周期为８ｕｓ的周期信号来控制ＭＡＸ２９３。这样的话，周期信号的频率就是１２５ｋｈｚ，它作为滤波器的ｅｌｋ的话，就是说滤波器的拐角频率就是１．２５ｋｈｚａ 如果每个数据量转换后的维持时间为１０ｕｓ，则输出波形频率Ｉｋｈｚ。同理，如果每个数据量转换后的维持时间大于Ｉ Ｇｕｓ，则输出波形频率小于ｌｋｈｚａ 对于ｌｋｈｚ的相对平滑、变化不是很急剧的波形信号来说，上述考虑还是挺合适的。而对于那些波形变化很剧烈的信号来说，则需要作适当的调整，因为它要求的滤波频率相对高些。 方案也是多种，可以在ＤＡ的选通端子和ＭＡＸ２９３的业之前分别加入分频器或者计数器，这样就可以对滤波器的拐角频率进行二次控制，一方面通过编程ＸＦ端子来实现对时钟信号的周期控制，另外一方面则是通过分频器或者计数器来对周期信号的频率进行分频，得到ＭＡＸ２９３所需要的周期时钟信号。下面举个例子来说明这个问题： 如果需要的滤波器拐角频率是５Ｋｈｚ，则ＭＡＸ２９３的时钟端子频率应该为５００Ｋｈｚ，可以设定ＸＦ的端子信号周期为ｌｕｓ，则频率为１Ｍｈｚ，所以分频器Ｂ应该是２分频。对于ＤＡ来说，则考虑到１００Ｋ的采样速率，需要分频器Ａ是１０分频。同理可知道，如果设定ＸＦ端子的信号周期是２ｕｓ的话，则分频器Ｂ不需要，而分频器Ａ需要５分频来与ＤＡ搭配。总之可以通过适当调整分频器Ａ和分频器Ｂ来实现对滤波器的具体控制，达到需要的滤波频率。图３－１１滤波器ＭＡＸ２９３部分框图电子科技大学硕士学位论文 ＭＡＸ２９３开关电容滤波器可以通过ｅｌｋ端来控制滤波器的拐角频率。时钟与拐角频率比为１００： １。这个端子由ＤＳＰ的ＸＦ端子来控制，通过编程可以实现周期为８ｕｓ的周期信号来控制ＭＡＸ２９３。这样的话，周期信号的频率就是１２５ｋｈｚ，它作为滤波器的ｅｌｋ的话，就是说滤波器的拐角频率就是１．２５ｋｈｚａ 如果每个数据量转换后的维持时间为１０ｕｓ，则输出波形频率Ｉｋｈｚ。同理，如果每个数据量转换后的维持时间大于Ｉ Ｇｕｓ，则输出波形频率小于ｌｋｈｚａ 对于ｌｋｈｚ的相对平滑、变化不是很急剧的波形信号来说，上述考虑还是挺合适的。而对于那些波形变化很剧烈的信号来说，则需要作适当的调整，因为它要求的滤波频率相对高些。 方案也是多种，可以在ＤＡ的选通端子和ＭＡＸ２９３的业之前分别加入分频器或者计数器，这样就可以对滤波器的拐角频率进行二次控制，一方面通过编程ＸＦ端子来实现对时钟信号的周期控制，另外一方面则是通过分频器或者计数器来对周期信号的频率进行分频，得到ＭＡＸ２９３所需要的周期时钟信号。下面举个例子来说明这个问题： 如果需要的滤波器拐角频率是５Ｋｈｚ，则ＭＡＸ２９３的时钟端子频率应该为５００Ｋｈｚ，可以设定ＸＦ的端子信号周期为ｌｕｓ，则频率为１Ｍｈｚ，所以分频器Ｂ应该是２分频。对于ＤＡ来说，则考虑到１００Ｋ的采样速率，需要分频器Ａ是１０分频。同理可知道，如果设定ＸＦ端子的信号周期是２ｕｓ的话，则分频器Ｂ不需要，而分频器Ａ需要５分频来与ＤＡ搭配。总之可以通过适当调整分频器Ａ和分频器Ｂ来实现对滤波器的具体控制，达到需要的滤波频率。图３－１１滤波器ＭＡＸ２９３部分框图第三章任意波形发生器的系统设计３．３．４幅度增益部分 可编程增益放大器采用的是美国ＢＢ公司的具有低增益误差的ＰＧＡ２０５，它可采用４．５－１８Ｖ的电源工作，通过与ＣＭＯＳ与ＴＴＬ兼容的输入端来设定增益，并能提供快速的稳定时间。 ＡＤ７８４６在ｌ６ｂｉｔ分辨率条件下为士１ＬＳＢ，在此ＤＡＣ后端的ＰＧＡ达到稳定状态的建立时间必须足够快，以便与具有相同分辨率ＤＡＣ的转换速度相匹配。此外，所选择的ＰＧＡ还必须具有尽可能低的噪声，因为它决定系统的信噪比（ＳＮＲ）。为了解决这些问题，本设计中的放大器采用ＰＧＡ２０５运算放大器，它具有满足设计要求的速度、精度和快速建立时间。 后端运放电路是由可编程增益运放ＰＧＡ２０５和ＰＧＡ１０３串联组成．这样的话，运放电路可提供从Ｇ＝１到０８００的可编程增益放大。增益输入端具体输入值见如下的可编程增益真值表［Ｉ飞沪Ｖ － Ｖ＊ Ｖ－ 数字输入端可直接与通用的ＣＭＯＳ和ＴＴＬ逻辑元件直接接口，逻辑输入端以接地端为基准。如果数字输入端不带锁存器，逻辑输入的改变将立即选择新的增益。逻辑输入的开关时间大约是０．５ｕｓｏ巧ｖｌ１“Ｎ’图３－１ ２可编程增益放大的连接和真值表电子科技大学硕士学位论文 增益改变的响应时间等于开关时间加上放大器稳定到与新选择的增益相对应的新输入电压所需要的时间。对于０．０１％的精度，当ｃ＝１时，稳定时间为ａ．５ｐｓ，当Ｃｒ＝１６时，稳定时间为５Ｅｉｓ．下面给出电路设计中的器件连接示意图３－１３：一了一冲ｊ－一一：｛Ｃ－ｉ！Ｌ异一：戒沛：一１甲创「一口迁宜击￣１ Ｉ，６３ ４７公９ １０１ｌ １２一日ｌｌＩ Ｉ厂曰二几．ｒ Ｉ一）Ｅ｝ｔ１１１＇｝｝一犷－厂－一一ｒ－－，「一一｝ｆｔｌ厂ｒ寸一ｖ尸！＇＿＿＿ｅｃ，Ａ＿Ｔ５；一件１一ｔ目一’｛｛１｝）｝１：｝代「－厂１了‘广厂飞－「：：一「广厂ｉ（，１犷丫￣｛寸寸一牛一ｔ－一一下一介飞一”二，ｕｊ－ｄ厂「下，厂｝｝ＩＣ宁丁硒）｛Ｓ「下￣厂１－厂，ｉ－Ａｌ；图３－１３ ＰＧＡ２０５与ＰＧＡ１０３的连接图！：｝‘｛｝月士＿ＬＬ已二匕巴「，１价－一兰艺口卜下１３ １４一护一１一扮洲一飞言－一寸一兴｛｝阳洛１的１５ １６．到簿巴．ｌＩ｛ Ａ认ｆ －，－Ｔ一十初十月一万一补ｔ ２一丫３ ａ巴，‘，９尸－匡卜二Ｉ一卜叮了户｝｝；｛｛１１｝１：！Ｉ｝Ｉ｛｝ｔ！｛ｌ翁，带ｒ｝Ｉ３．３．５存储器部分１．程序存储器介绍［３２］设计中采用了外扩存储器ＡＴ４ ９ＬＶ１０２４Ａ。它是单电源供电的ＦＬＡＳＨ ｍｅｍｏｙｒ．６４Ｋ字的存储空间。采用Ａｔｍｅｌ非易失性的先进ＣＭＯＳ工艺技术．在工业温度范围之内，它能提供４５ｎｓ快速读取时间，１．５ｓ的快速擦除周期，而功耗只有７２ｍｗｅ它能１００００次擦写，１０ Ｘ １４ｍｍ ＶＳＯＰ封装。功能框图和引脚介绍图如下：ＤＡＴＡ ＩＮＰＵＴＭＵＴＰＵＴＳ００１８ －Ｕ００ ＶＣＣＧＮＤＡＤＤＲＥＳＳＩ Ｎ户Ｕ下５匹ＷＥ昆ＦＦＦＦＨ２０００Ｈ１ＦＦＦ目的的日图３－１４ ＡＴ４９ＬＵ１０２４Ａ功能框图电子科技大学硕士学位论文 增益改变的响应时间等于开关时间加上放大器稳定到与新选择的增益相对应的新输入电压所需要的时间。对于０．０１％的精度，当ｃ＝１时，稳定时间为ａ．５ｐｓ，当Ｃｒ＝１６时，稳定时间为５Ｅｉｓ．下面给出电路设计中的器件连接示意图３－１３：一了一冲ｊ－一一：｛Ｃ－ｉ！Ｌ异一：戒沛：一１甲创「一口迁宜击￣１ Ｉ，６３ ４７公９ １０１ｌ １２一日ｌｌＩ Ｉ厂曰二几．ｒ Ｉ一）Ｅ｝ｔ１１１＇｝｝一犷－厂－一一ｒ－－，「一一｝ｆｔｌ厂ｒ寸一ｖ尸！＇＿＿＿ｅｃ，Ａ＿Ｔ５；一件１一ｔ目一’｛｛１｝）｝１：｝代「－厂１了‘广厂飞－「：：一「广厂ｉ（，１犷丫￣｛寸寸一牛一ｔ－一一下一介飞一”二，ｕｊ－ｄ厂「下，厂｝｝ＩＣ宁丁硒）｛Ｓ「下￣厂１－厂，ｉ－Ａｌ；图３－１３ ＰＧＡ２０５与ＰＧＡ１０３的连接图！：｝‘｛｝月士＿ＬＬ已二匕巴「，１价－一兰艺口卜下１３ １４一护一１一扮洲一飞言－一寸一兴｛｝阳洛１的１５ １６．到簿巴．ｌＩ｛ Ａ认ｆ －，－Ｔ一十初十月一万一补ｔ ２一丫３ ａ巴，‘，９尸－匡卜二Ｉ一卜叮了户｝｝；｛｛１１｝１：！Ｉ｝Ｉ｛｝ｔ！｛ｌ翁，带ｒ｝Ｉ３．３．５存储器部分１．程序存储器介绍［３２］设计中采用了外扩存储器ＡＴ４ ９ＬＶ１０２４Ａ。它是单电源供电的ＦＬＡＳＨ ｍｅｍｏｙｒ．６４Ｋ字的存储空间。采用Ａｔｍｅｌ非易失性的先进ＣＭＯＳ工艺技术．在工业温度范围之内，它能提供４５ｎｓ快速读取时间，１．５ｓ的快速擦除周期，而功耗只有７２ｍｗｅ它能１００００次擦写，１０ Ｘ １４ｍｍ ＶＳＯＰ封装。功能框图和引脚介绍图如下：ＤＡＴＡ ＩＮＰＵＴＭＵＴＰＵＴＳ００１８ －Ｕ００ ＶＣＣＧＮＤＡＤＤＲＥＳＳＩ Ｎ户Ｕ下５匹ＷＥ昆ＦＦＦＦＨ２０００Ｈ１ＦＦＦ目的的日图３－１４ ＡＴ４９ＬＵ１０２４Ａ功能框图第三章任惫波形发生器的系统设计（（ 夕，‘５；－－１０”？。１．．１．？ｆ．．心胭洲脱相加炜椒健称限－压哪胡娜脚侧御忿湘＾ａ＂：＂．！＾１．傀阴阴脱心心防ｆＯ６品『口目口目己．曰日日日目目目日曰曰ｄ口曰动翻翻甘翻毖翻翻目翻匆困臼万留汤洲刀公针Ｐｉｎ ＮａｍｅＡＯ一Ａｌ ５Ｃ巨Ｆｕｎｃｔｉｏｎ用份ｅｓｓｅｓＣｈｉｐ Ｅｎａｂｌｅ七它Ｏｕｔｐｕｔ ＥｎａｂｌｅＷｒｉｔｅ ＥｎａｂｌｅＷ巨１／００一１／０１５ＮＣＤａｔａ Ｉｎ网ｓ幻ｕｔｐｕｔｓＮｏ ＣｏｎｎｅｄＰｉｎ Ｃｏｎｆｉｇｕｒａｔｉｏｎｓ１ ）Ａｆ４９ＢＶ２Ｖ１０２４Ａ ＶＳＯＰ Ｔｏｐ ｉｅｗＶ图３－１５ ＡＴ４９ＬＶ ＩＯ２４Ａ的引脚和封装图２．数据存储器的介绍［３３１本设计中采用了外扩存储器Ｉ Ｓ６１ＬＶ６４１６ａ ＩＳ６１ＬＶ６４１６是高速、６４Ｋ字、静态ＲＡＭ。它采用ＩＣＳＩ高性能ＣＭＯＳ技术，可以达到快至８ｎｓ的高速读取时间和低功耗。单一的３．３Ｖ电源供电，４勺ｉｎ ＴＳＯＰ一封装。功耗：工作时典型值是２５０ｍｗ （ｏｐｅｒａｔｉｏｎ）维持时典型值是２５ ０ｕｗ （ｓｔａｎｄｂｙ）下图给出它的功能框图和引脚介绍：ｒ －．一，广－－－－，尸ＩＮ ＤＥＳＣ旦丁卫工ＩＯ．ＮＳ匕一￣一一．一一一曲协决侣．】口日ｘ笼拓阅 创蕊ｘ侣臼‘臼旧胭甘月菩叭丫ＡＯ－Ａ１５ Ａｄｄｒｅｓｓ Ｉｎｐｕｔｓ／１００－／１０１５ Ｄａｔａ Ｉｎｐｒｉｓ／Ｏｔ印山沈－民一昵一茁一丽一ＮＣ一ＶＣＣ丫目口．－门协口．曰－－弓卜即０公优冲 Ｃｈｉｐ Ｅｎａｂｌｅ Ｉｎｐｕｔｏｕｔ刚Ｅｎ由场ＩｎｐｕｔＷｒｉｔｅ Ｅｎａｂｌｅ Ｉｎｐｕｔｏ＾ｔ｝工曰如‘．．，日肉阴为Ｈ心，‘ 、盯 －－冷．，勺口．口月日，４即．匆匕切ｗｅｒ－ｂｙｔｅ Ｃｏｎｔｒｏｌ （１１００－１／０７）Ｕｐｐｅｒ－ｂｙｔｅ Ｃｏｎｔｒｏｌ ０１０８－１／０１５）Ｎｏ ＣｏｒｒｅｃｔｉｏｎｐＯｗ份Ｇｒｏｕｎｄ茂民孺皿口ＧＮＤ图３－１６ ＩＳ６１ＬＶ６４１６功能框图和引脚说明图电子科技大学硕士学位论文３．４本章小结 本章首先给出任意波形发生器的技术指标，然后根据指标给出了整个系统的设计思路，系统的分析了整个系统设计的大概框架结构。其次对核心部分的系统硬件依次作出了清晰的说明介绍，包括ＭＡＸ３２２４， ＤＡ转换器ＡＤ７８４６、开关电容滤波器ＭＡＸ２９３、幅度增益放大器ＰＧＡ２０５和ＰＧＡ１０３、外扩ＦＬＡＳＨ和数据ＲＡＭ的器件介绍以及他们在电路中的应用和连接。其重点内容是滤波器的设计部分和ＤＡ转换芯片的应用部分。第四章ＤＳＰ芯片在设计中的应用第四章ＤＳＰ芯片在设计中的应用４．１ ＤＳＰ芯片的介绍［５］［１８］１［９１ ［２０］［２１］［２２］［２３］［２４１４．１．１ ＤＳＰ芯片发展简况［２５１ 自１９８２年美国ＴＩ公司推出第一个ＤＳＰ芯片ＴＭＳ３２０１０以来，ＤＳＰ芯片有了很大的发展。ＤＳＰ芯片不仅在运算速度上有了很大的提高，而且在通用性和灵活性方面作了极大地改进。此外，ＤＳＰ芯片的成本、体积、重量和功耗也都有了很人程度的下降。随着ＤＳＰ芯片应用领域的不断扩大，ＤＳＰ芯片已形成低、中、高三个档次：低端产品执行速度一般为２０－５０ＭＩＰＳ，能维持适量存储和功耗，提供了较好的性能价格比，适用于仪器仪表和精密控制等；中端产品执行速度一般为１００＾－１５０ＭＩＰＳ，结构较为复杂，具有较高的处理速度和低的功耗，适用于无线电信设备和高速解调器等；高端产品执行速度一般为１０００ ＭＩＰＳ以上，处理速度很高，产品结构多样化，适用于图像技术和智能通信基站等。对于种类繁多的ＤＳＰ芯片，一般可按其工作的数据格式将其分为两大类：定点ＤＳＰ芯片和浮点ＤＳＰ芯片。定点ＤＳＰ品种最多，处理速度为２０＾－２４００ＭＩＰＳ；浮点ＤＳＰ基本由ＴＩ公司和ＡＤ公司垄断，处理速度为４０Ｍ－ｌＧＦＬＯＰＳ．’４．１．２ ＤＳＰ的选择设计ＤＳＰ系统时，首先要根据应用的需要选择合适的ＤＳＰ处理器。选择ＤＳＰ 处理器主要考虑如下几个主要因素：１．数据类型ＤＳＰ按照所支持的数据结构类型不同分为定点ＤＳＰ和浮点ＤＳＰ两大类。定点 ＤＳＰ进行算术处理时，使用的是小数点位置固定的有符号数或无符号数。浮点ＤＳＰ进行算术操作时，使用的是带有指数的小数，小数点的位置随着具体数据的不同进行浮动。 定点ＤＳＰ在硬件结构上比浮点ＤＳＰ简单，具有价格低，速度快的特点，因而用得最多；而浮点ＤＳＰ的优点是精度高，不需要进行定标和考虑有限字长效应，但其成本，功耗相对较高，速度较慢，适于对数据动态范围和精度要求高的特殊第四章ＤＳＰ芯片在设计中的应用第四章ＤＳＰ芯片在设计中的应用４．１ ＤＳＰ芯片的介绍［５］［１８］１［９１ ［２０］［２１］［２２］［２３］［２４１４．１．１ ＤＳＰ芯片发展简况［２５１ 自１９８２年美国ＴＩ公司推出第一个ＤＳＰ芯片ＴＭＳ３２０１０以来，ＤＳＰ芯片有了很大的发展。ＤＳＰ芯片不仅在运算速度上有了很大的提高，而且在通用性和灵活性方面作了极大地改进。此外，ＤＳＰ芯片的成本、体积、重量和功耗也都有了很人程度的下降。随着ＤＳＰ芯片应用领域的不断扩大，ＤＳＰ芯片已形成低、中、高三个档次：低端产品执行速度一般为２０－５０ＭＩＰＳ，能维持适量存储和功耗，提供了较好的性能价格比，适用于仪器仪表和精密控制等；中端产品执行速度一般为１００＾－１５０ＭＩＰＳ，结构较为复杂，具有较高的处理速度和低的功耗，适用于无线电信设备和高速解调器等；高端产品执行速度一般为１０００ ＭＩＰＳ以上，处理速度很高，产品结构多样化，适用于图像技术和智能通信基站等。对于种类繁多的ＤＳＰ芯片，一般可按其工作的数据格式将其分为两大类：定点ＤＳＰ芯片和浮点ＤＳＰ芯片。定点ＤＳＰ品种最多，处理速度为２０＾－２４００ＭＩＰＳ；浮点ＤＳＰ基本由ＴＩ公司和ＡＤ公司垄断，处理速度为４０Ｍ－ｌＧＦＬＯＰＳ．’４．１．２ ＤＳＰ的选择设计ＤＳＰ系统时，首先要根据应用的需要选择合适的ＤＳＰ处理器。选择ＤＳＰ 处理器主要考虑如下几个主要因素：１．数据类型ＤＳＰ按照所支持的数据结构类型不同分为定点ＤＳＰ和浮点ＤＳＰ两大类。定点 ＤＳＰ进行算术处理时，使用的是小数点位置固定的有符号数或无符号数。浮点ＤＳＰ进行算术操作时，使用的是带有指数的小数，小数点的位置随着具体数据的不同进行浮动。 定点ＤＳＰ在硬件结构上比浮点ＤＳＰ简单，具有价格低，速度快的特点，因而用得最多；而浮点ＤＳＰ的优点是精度高，不需要进行定标和考虑有限字长效应，但其成本，功耗相对较高，速度较慢，适于对数据动态范围和精度要求高的特殊电子科技大学硕士学位论文应用。２．功耗 在简易设备的应用中，ＤＳＰ的功耗是选择ＤＳＰ芯片的重要指标。大多数的ＤＳＰ都具有功耗管理的能力。如在系统空闲时部分关闭系统时钟，关闭不需要的外设等。一些ＤＳＰ处理器甚至提供了通过软件控制的方式改变处理器的时钟频率的能力。ＤＳＰ厂商还针对便携式应用提供了工作于３．３ｖ． ２．５ｖ甚至１．８ｖ电压下的ＤＳＰ芯片。这些ＤＳＰ的功耗比工作于５ｖ下的ＤＳＰ的功耗要小得多［２５］此外，考虑到ＤＳＰ数字信号处理芯片的价格和所需要的功能，本设计中采用 了ＴＩ公司的ＴＭＳ３２０Ｃ５４０２，它是ＴＩ（德州仪器）公司推出的高性能、低功耗的１６位定点ＤＳＰ，是ＴＩ公司的第七代产品。 课题采用ＤＳＰ芯片来作为整个系统的一个核心控制，还从另外两个方面考虑：一方面是考虑ＤＳＰ的控制能力很强，在本课题中就得到了证实，对电路中的主要模块都进行编程控制，对系统的正常工作非常重要。另外一方面考虑到还可以充分利用ＤＳＰ高速数据处理能力，对一些可以用算法实现或可用公式描述的波形信号进行产生、处理等。这样系统的功能将大大扩展，很有意义。４．１．３ ＴＭＳ３２０Ｃ５４０２ ＤＳＰ的体系结构及其主要特点［１８）［１９］［２０］［２２］［２３］（２４］当前设计中应用得比较广泛的是ＴＩ的ＴＭＳ３２ ０系列ＤＳＰｓ， ＴＭＳ３２０Ｃ５４０２是ＴＩ于１９９９年１０月推出的性价比极高的定点数字信号处理器。其主要特点如下：（１） １４４ＰＩＮＢＧＡ，操作速率达ｌ００ＭＩＰＳ（２）哈佛结构取代传统的冯诺伊曼（Ｖｏｎ Ｎｅｕｍａｎｎ）结构由于Ｖｏｎ Ｎｅｕｍａｎｎ结构使用单一公用的数据和指令总线，因此在高速运算时，往往在传输通道上会出现瓶颈效应。ＤＳＰ芯片内部一般采用哈佛（Ｈａｒｖａｒｄ）结构，三条１６位数据存储器总线和一条程序存储器总线。这种分离的程序总线和数据总线，可允许在一个机器周期内同时获取指令字（来自程序存储器）和操作数（来自数据存储器），从而提高了执行速度．（３）流水线技术 ＤＳＰ芯片的哈佛结构为流水线技术提供了方便。由于采用流水线技术，ＤＳＰ芯片可以单周期完成乘法累加运算，大大提高了运算速度。而ＤＳＰ芯片的指令基电子科技大学硕士学位论文应用。２．功耗 在简易设备的应用中，ＤＳＰ的功耗是选择ＤＳＰ芯片的重要指标。大多数的ＤＳＰ都具有功耗管理的能力。如在系统空闲时部分关闭系统时钟，关闭不需要的外设等。一些ＤＳＰ处理器甚至提供了通过软件控制的方式改变处理器的时钟频率的能力。ＤＳＰ厂商还针对便携式应用提供了工作于３．３ｖ． ２．５ｖ甚至１．８ｖ电压下的ＤＳＰ芯片。这些ＤＳＰ的功耗比工作于５ｖ下的ＤＳＰ的功耗要小得多［２５］此外，考虑到ＤＳＰ数字信号处理芯片的价格和所需要的功能，本设计中采用 了ＴＩ公司的ＴＭＳ３２０Ｃ５４０２，它是ＴＩ（德州仪器）公司推出的高性能、低功耗的１６位定点ＤＳＰ，是ＴＩ公司的第七代产品。 课题采用ＤＳＰ芯片来作为整个系统的一个核心控制，还从另外两个方面考虑：一方面是考虑ＤＳＰ的控制能力很强，在本课题中就得到了证实，对电路中的主要模块都进行编程控制，对系统的正常工作非常重要。另外一方面考虑到还可以充分利用ＤＳＰ高速数据处理能力，对一些可以用算法实现或可用公式描述的波形信号进行产生、处理等。这样系统的功能将大大扩展，很有意义。４．１．３ ＴＭＳ３２０Ｃ５４０２ ＤＳＰ的体系结构及其主要特点［１８）［１９］［２０］［２２］［２３］（２４］当前设计中应用得比较广泛的是ＴＩ的ＴＭＳ３２ ０系列ＤＳＰｓ， ＴＭＳ３２０Ｃ５４０２是ＴＩ于１９９９年１０月推出的性价比极高的定点数字信号处理器。其主要特点如下：（１） １４４ＰＩＮＢＧＡ，操作速率达ｌ００ＭＩＰＳ（２）哈佛结构取代传统的冯诺伊曼（Ｖｏｎ Ｎｅｕｍａｎｎ）结构由于Ｖｏｎ Ｎｅｕｍａｎｎ结构使用单一公用的数据和指令总线，因此在高速运算时，往往在传输通道上会出现瓶颈效应。ＤＳＰ芯片内部一般采用哈佛（Ｈａｒｖａｒｄ）结构，三条１６位数据存储器总线和一条程序存储器总线。这种分离的程序总线和数据总线，可允许在一个机器周期内同时获取指令字（来自程序存储器）和操作数（来自数据存储器），从而提高了执行速度．（３）流水线技术 ＤＳＰ芯片的哈佛结构为流水线技术提供了方便。由于采用流水线技术，ＤＳＰ芯片可以单周期完成乘法累加运算，大大提高了运算速度。而ＤＳＰ芯片的指令基第四章ＤＳＰ芯片在设计中的应用本上都是单周期指令，因此单周期指令执行时间可以作为衡量ＤＳＰ芯片性能的一个主要指标。（４）硬件乘法器 数字信号处理中最重要的一个基本运算是乘法累加运算，也是最主要和最耗时的运算，因此单周期的硬件乘法器是ＤＳＰ芯片实现快速运算的保证。ＴＭＳ３２０Ｃ５４０２具有一个１７＊１７乘法器，允许１６位带／不带符号的乘法，提高了运算速度。（５）多种外设和接口为了加强ＤＳＰ芯片的通用性，ＤＳＰ芯片上增加了许多外设。可能包括的外设有：多路ＤＭＡ通道、外部主机接口、外部存储器接口、芯片间高速链接口、外部Ｄ转换器、ＪＴＡＧ接口等。中断、通信串口、定时器、可编程锁相环、Ａ／（６） ＪＴＡＧ接口由于ＤＳＰ芯片结构的复杂化、工作速度的提高、外部引脚的增多、封装面积 减小而导致的引脚排列密集等原因，传统的并行仿真方式己不适合于ＤＳＰ芯片的发展和应用开发．１９９１年公布的ＪＴＡＧ接口标准满足了ＩＣ制造商和用户的要求，１９９３年ＪＴＡＧ接口标准修订为５线接口。在片ＪＴＡＧ接口为ＤＳＰ芯片的测试和仿真提供了很大的便利。（７）程序的加载引导 加载引导是指器件在上电复位后执行一段引导程序，用于从端口（异步串口、ＵＯ口、主机接口）或外部ＥＰＲＯＭ／ＦＬＡＳＨ存储器中加载程序至高速ＲＡＭ中运行。一般用ＥＰＲＯＭ／ＦＬＡＳＨ存储器存储程序，但是其访问速度较慢，而一些己有的高速ＥＰＲＯＭ／ＦＬＡＳＨ存储器价格昂贵且容量有限：同时高速大容量静态ＲＡＭ价格又在不断下降，因此这种加载方式是一个有效的性价比解决方法。 ４０２有１ＴＭＳ３２０Ｃ５４４个引脚，其中２０根地址引脚，１６根数据引脚、两个多通道缓冲串行口、增强型８位并行主机接口、两个１６位定时器、６个通道的直接存储控制器、４ＫＸ １６位的片内ＲＯ城１６ＫＸ １６位的片内双访问ＲＡＭ等等。 ４２有两个串行口一个是缓冲串行口ＢＳＰ（ＴＭＳ３２０Ｃ５Ｂｕｆｆｅｒｅｄ Ｓｅｉｒａｌ Ｐｏｒｔｓ），另一个是分时多任务的串行口ＴＤＭ（Ｔｉｍｅ－ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｅｄ ｓｅｒｉａｌ ｐｏｒｔ）． ＢＳＰ对应发送及接收的都是同步信号，格式化的同步信号以及双数据缓冲缓冲器可分别在不同传输率下同时完成。电子科技大学硕士学位论文 下面给出ＴＭＳ３２０Ｃ５４０２数字处理芯片的内部方框图：图４－１ ＴＭＳ３２０Ｃ５４０２内部结构方框图ＴＭＳ３２０Ｃ５ ４２含有一个１６位可预定设置周期的定时器其计时可中断控制有一个计时输出ＴＯＵＴ＝Ｐ８２引脚可作为计时控制输出或时序输出等。４．２存储器扩展Ｃ５ ４０２系列ＤＳＰ存储器分为三个选择的空间一程序、数据和１／０，其中程序存储器存放待执行的指令和执行中所用的系数（常数），可使用片内或片外的ＲＡＭ， ＲＯＭ或ＦＬＡＳＨ等来构成：数据存储器存放指令执行中产生的数据，可使用片内或片外的ＲＡＭ和ＲＯＭ来构成。１１０存储器存放与映象外围接口相关的数据，也可以作为附加的数据存储空间使用。Ｃ５４０２通过包含在处理器工作方式的状态寄存器（ＰＭＳＴ）中的３个状态位，选择片内存储器作为程序空间或数据空间。这３个状态位是：３６ 电子科技大学硕士学位论文 下面给出ＴＭＳ３２０Ｃ５４０２数字处理芯片的内部方框图：图４－１ ＴＭＳ３２０Ｃ５４０２内部结构方框图ＴＭＳ３２０Ｃ５ ４２含有一个１６位可预定设置周期的定时器其计时可中断控制有一个计时输出ＴＯＵＴ＝Ｐ８２引脚可作为计时控制输出或时序输出等。４．２存储器扩展Ｃ５ ４０２系列ＤＳＰ存储器分为三个选择的空间一程序、数据和１／０，其中程序存储器存放待执行的指令和执行中所用的系数（常数），可使用片内或片外的ＲＡＭ， ＲＯＭ或ＦＬＡＳＨ等来构成：数据存储器存放指令执行中产生的数据，可使用片内或片外的ＲＡＭ和ＲＯＭ来构成。１１０存储器存放与映象外围接口相关的数据，也可以作为附加的数据存储空间使用。Ｃ５４０２通过包含在处理器工作方式的状态寄存器（ＰＭＳＴ）中的３个状态位，选择片内存储器作为程序空间或数据空间。这３个状态位是：３６ 第四章ＤＳＰ芯片在设计中的应用３个状态位是：（ １） ＭＰ／ＭＣ位．ＭＰ／ＭＣ＝ｏ，则片内ＲＯＭ安排到程序空间；ＭＰ／ ＭＣ＝１，则片内ＲＯＭ不安排到程序空间。（ ２） ＯＶＬＹ位。ＯＶＬＹ＝１，则片内ＲＡＭ安排到程序和数据空间；ＯＶＬ Ｙ＝Ｏ，则片内ＲＡＭ只安排到数据存储空间。（ ３） ＤＲＯＭ位。ＤＲＯＭ＝１，则部分片内ＲＯＭ安排到数据空间；ＤＲＯＭ＝Ｏ，则片内ＲＯＭ不安排到数据空间。 程序设计者可根据不同的需求，相应的配置这３个位，使系统的存储空间满 足应用要求。Ｃ５４０２总共提供了１９２Ｋ ｗｏｒｄ的地址范围，并可通过增强外设接口扩充。芯片上有１６Ｋ的ＤＡＲＡＭ和４Ｋ的Ｐ／Ｄ ＲＯＭ。所有的存储空间又分为多个ＳＫ大小的块，支持分页寻址处理，这使得在对其中的一个块操作时，可同时对一另个块进行操作，增加了处理速度。而对本设计而言，由于波形本身的数据量不确定，可能会采样更多的数据点，另外为了将来的系统升级考虑，仅仅依靠片上的资源可能不够，因此需要外扩存储器。４．２．１程序存储器Ｃ５４０２片内４Ｋ字ＲＯＭ通过设置ＭＰ／ ＭＣ引脚可以设定是否将片内ＲＯＭ映射到程序空间。程序存储器空间主要用于存放要执行的操作指令和执行中所用的系数表，其主要内容如表４．１所示：表４． １片内ＲＯＭ程序存储器映射地址范围Ｆ８０ＯＨ－ＦＦＥＦＨ内容（１）自举加载程序（２） ２５６字ｕ律扩展表（３）２５６字ａ律扩展表（４） ２５６字ｓｉｎ函数表ＦＦＯＯＨ－ＦＦ７ＦＨＦＦ８０Ｈ－ＦＦＦＦＨ测试保留中断向量表．当ＭＰ／ＭＣ＝Ｏ，这４Ｋ字的ＲＯＭ被映射到程序空间的地址范围为Ｆ０００Ｈ＾－ＦＦＦＦＨ，其中高２Ｋ字ＲＯＭ中的内容是由ＴＩ公司定义，如上图所示。当处理器复位时，复位、中断、以及陷阱向量将被映射到程序空间的ＦＦ８０Ｈ。复位后，这些第四章ＤＳＰ芯片在设计中的应用３个状态位是：（ １） ＭＰ／ＭＣ位．ＭＰ／ＭＣ＝ｏ，则片内ＲＯＭ安排到程序空间；ＭＰ／ ＭＣ＝１，则片内ＲＯＭ不安排到程序空间。（ ２） ＯＶＬＹ位。ＯＶＬＹ＝１，则片内ＲＡＭ安排到程序和数据空间；ＯＶＬ Ｙ＝Ｏ，则片内ＲＡＭ只安排到数据存储空间。（ ３） ＤＲＯＭ位。ＤＲＯＭ＝１，则部分片内ＲＯＭ安排到数据空间；ＤＲＯＭ＝Ｏ，则片内ＲＯＭ不安排到数据空间。 程序设计者可根据不同的需求，相应的配置这３个位，使系统的存储空间满 足应用要求。Ｃ５４０２总共提供了１９２Ｋ ｗｏｒｄ的地址范围，并可通过增强外设接口扩充。芯片上有１６Ｋ的ＤＡＲＡＭ和４Ｋ的Ｐ／Ｄ ＲＯＭ。所有的存储空间又分为多个ＳＫ大小的块，支持分页寻址处理，这使得在对其中的一个块操作时，可同时对一另个块进行操作，增加了处理速度。而对本设计而言，由于波形本身的数据量不确定，可能会采样更多的数据点，另外为了将来的系统升级考虑，仅仅依靠片上的资源可能不够，因此需要外扩存储器。４．２．１程序存储器Ｃ５４０２片内４Ｋ字ＲＯＭ通过设置ＭＰ／ ＭＣ引脚可以设定是否将片内ＲＯＭ映射到程序空间。程序存储器空间主要用于存放要执行的操作指令和执行中所用的系数表，其主要内容如表４．１所示：表４． １片内ＲＯＭ程序存储器映射地址范围Ｆ８０ＯＨ－ＦＦＥＦＨ内容（１）自举加载程序（２） ２５６字ｕ律扩展表（３）２５６字ａ律扩展表（４） ２５６字ｓｉｎ函数表ＦＦＯＯＨ－ＦＦ７ＦＨＦＦ８０Ｈ－ＦＦＦＦＨ测试保留中断向量表．当ＭＰ／ＭＣ＝Ｏ，这４Ｋ字的ＲＯＭ被映射到程序空间的地址范围为Ｆ０００Ｈ＾－ＦＦＦＦＨ，其中高２Ｋ字ＲＯＭ中的内容是由ＴＩ公司定义，如上图所示。当处理器复位时，复位、中断、以及陷阱向量将被映射到程序空间的ＦＦ８０Ｈ。复位后，这些电子科技大学硕士学位论文向量可以被重新映射到程序存储空间的任何一页的开头。４．２．２外扩数据存储器数据存储器存放执行指令所用的数据．通过一片Ｉ Ｓ６１ＬＶ６４１６Ｌ进行外部数据空间扩展，将扩展空间分为２页，每页３２Ｋ字，一共６４Ｋ字，映射到内存空间的ＯＸＳＯＯＯＨ－ＯＸＦＦＦＦＨ． ＤＳＰ的数据空间选通信号（（ＤＳＰ ＤＳ／）作为外扩数据存储器的片选信号，将存储器的Ａ１５端和ＤＳＰ的Ａ１６端相连，用以实现数据空间的分页扩展。其电路如下图所示：图４－３外扩数据ＲＡＭ４．２．３外扩ＦＬＡＳＨ 在ＴＭＳ３２０Ｃ５４０２ ＤＳＰ系统的开发中，由于ＤＳＰ片内只有ＲＯＭ和ＲＡＭ存储器，如要将用户代码写入ＲＯＭ中，必须要由ＤＳＰ芯片厂家来完成；但这样做用户就不能再更改代码，很不实用。由于ＲＡＭ在ＤＳＰ掉电后不能再保存数据，因此，常常利用ＥＰＲＯＭ， Ｆｌｓａｈ等一些外部存储器来存放用户代码。在ＤＳＰ上电工作后，利用ＤＳＰ提供的ｂｏｏｔ机制，再将程序下载到ＤＳＰ ＲＡＭ中运行。如果使用ＥＰＲＯＭ外部存储器存放用户代码，需要用代码转换工具将用户代码转换为二进制目标文件，然后用编程器将其烧写进ＥＰＲＯＭ；而如果使用Ｆｌｓａｈ存储器存放用户代码，则可直接使用ＤＳＰ仿真器和ＣＣＳ（Ｃｏｄｅ Ｃｏｍｐｏｓｅｒ Ｓｔｕｄｉｏ）仿真环境进行在线编程，使用灵活方便，不再需要其它编程设备。我们就采用Ｆｌｓａｈ存储器来实现多份用户代码的有选择加载。 本设计中，通过一片ＡＴ４９ＬＶＩＯ２４Ａ进行ＦＬＡＳＨ扩展，用来存放用户代码。ＡＴ４９ＬＶ １０２４Ａ Ｆｌｓａｈ存储器的容量为６４Ｋ字，分为２页，每页３２Ｋ字．映射到内电子科技大学硕士学位论文向量可以被重新映射到程序存储空间的任何一页的开头。４．２．２外扩数据存储器数据存储器存放执行指令所用的数据．通过一片Ｉ Ｓ６１ＬＶ６４１６Ｌ进行外部数据空间扩展，将扩展空间分为２页，每页３２Ｋ字，一共６４Ｋ字，映射到内存空间的ＯＸＳＯＯＯＨ－ＯＸＦＦＦＦＨ． ＤＳＰ的数据空间选通信号（（ＤＳＰ ＤＳ／）作为外扩数据存储器的片选信号，将存储器的Ａ１５端和ＤＳＰ的Ａ１６端相连，用以实现数据空间的分页扩展。其电路如下图所示：图４－３外扩数据ＲＡＭ４．２．３外扩ＦＬＡＳＨ 在ＴＭＳ３２０Ｃ５４０２ ＤＳＰ系统的开发中，由于ＤＳＰ片内只有ＲＯＭ和ＲＡＭ存储器，如要将用户代码写入ＲＯＭ中，必须要由ＤＳＰ芯片厂家来完成；但这样做用户就不能再更改代码，很不实用。由于ＲＡＭ在ＤＳＰ掉电后不能再保存数据，因此，常常利用ＥＰＲＯＭ， Ｆｌｓａｈ等一些外部存储器来存放用户代码。在ＤＳＰ上电工作后，利用ＤＳＰ提供的ｂｏｏｔ机制，再将程序下载到ＤＳＰ ＲＡＭ中运行。如果使用ＥＰＲＯＭ外部存储器存放用户代码，需要用代码转换工具将用户代码转换为二进制目标文件，然后用编程器将其烧写进ＥＰＲＯＭ；而如果使用Ｆｌｓａｈ存储器存放用户代码，则可直接使用ＤＳＰ仿真器和ＣＣＳ（Ｃｏｄｅ Ｃｏｍｐｏｓｅｒ Ｓｔｕｄｉｏ）仿真环境进行在线编程，使用灵活方便，不再需要其它编程设备。我们就采用Ｆｌｓａｈ存储器来实现多份用户代码的有选择加载。 本设计中，通过一片ＡＴ４９ＬＶＩＯ２４Ａ进行ＦＬＡＳＨ扩展，用来存放用户代码。ＡＴ４９ＬＶ １０２４Ａ Ｆｌｓａｈ存储器的容量为６４Ｋ字，分为２页，每页３２Ｋ字．映射到内电子科技大学硕士学位论文向量可以被重新映射到程序存储空间的任何一页的开头。４．２．２外扩数据存储器数据存储器存放执行指令所用的数据．通过一片Ｉ Ｓ６１ＬＶ６４１６Ｌ进行外部数据空间扩展，将扩展空间分为２页，每页３２Ｋ字，一共６４Ｋ字，映射到内存空间的ＯＸＳＯＯＯＨ－ＯＸＦＦＦＦＨ． ＤＳＰ的数据空间选通信号（（ＤＳＰ ＤＳ／）作为外扩数据存储器的片选信号，将存储器的Ａ１５端和ＤＳＰ的Ａ１６端相连，用以实现数据空间的分页扩展。其电路如下图所示：图４－３外扩数据ＲＡＭ４．２．３外扩ＦＬＡＳＨ 在ＴＭＳ３２０Ｃ５４０２ ＤＳＰ系统的开发中，由于ＤＳＰ片内只有ＲＯＭ和ＲＡＭ存储器，如要将用户代码写入ＲＯＭ中，必须要由ＤＳＰ芯片厂家来完成；但这样做用户就不能再更改代码，很不实用。由于ＲＡＭ在ＤＳＰ掉电后不能再保存数据，因此，常常利用ＥＰＲＯＭ， Ｆｌｓａｈ等一些外部存储器来存放用户代码。在ＤＳＰ上电工作后，利用ＤＳＰ提供的ｂｏｏｔ机制，再将程序下载到ＤＳＰ ＲＡＭ中运行。如果使用ＥＰＲＯＭ外部存储器存放用户代码，需要用代码转换工具将用户代码转换为二进制目标文件，然后用编程器将其烧写进ＥＰＲＯＭ；而如果使用Ｆｌｓａｈ存储器存放用户代码，则可直接使用ＤＳＰ仿真器和ＣＣＳ（Ｃｏｄｅ Ｃｏｍｐｏｓｅｒ Ｓｔｕｄｉｏ）仿真环境进行在线编程，使用灵活方便，不再需要其它编程设备。我们就采用Ｆｌｓａｈ存储器来实现多份用户代码的有选择加载。 本设计中，通过一片ＡＴ４９ＬＶＩＯ２４Ａ进行ＦＬＡＳＨ扩展，用来存放用户代码。ＡＴ４９ＬＶ １０２４Ａ Ｆｌｓａｈ存储器的容量为６４Ｋ字，分为２页，每页３２Ｋ字．映射到内第四章ＤＳＰ芯片在设计中的应用存空间的ＯＸ８０００Ｈ－ＯＸＦＦＦＦＨ． ＤＳＰ的程序空间选通信号（ＤＳＰ ＰＳ／）作为外扩ＦＬＡＳＨ存储器的片选信号，将存储器的Ａ１５端和ＤＳＰ的Ａ１７端相连，用以实现程序空间的分页扩展。其电路如下图４－４所示。图４－４外扩ＦＡＬＳＨ系统上电后程序自举引导执行，进行系统测试。并将程序搬移到ＲＡＭ中。自 举引导的具体实现将在后续的第五章中介绍。４．３外围电路设计外围电路包括：外围控制电路（电源、时钟电路、复位电路），接口电路。４．３．１电源、复位电路设计系统设计中１５Ｖ电压信号是由外部直流稳压电源提供。而Ｃ５４０２工作电压有 两种：内核电压为１．８Ｖ：输入输出电压为３．３Ｖ。系统设计中采用，Ｓ７３ＨＤ３１８，该芯片的输入电压为５Ｖ，它的输出电压分别为３．３Ｖ和１．８Ｖ，每路电源的最大输出电流为７５０ｍＡ，并且提供两个宽度为２００ｍｓ的低电平复位脉冲。 ＴＰＳ７３ＨＤ３１８是一种低压差、小静电流的双电压调节器．该芯片最大输出电流达到７５０ｍＡ，输出电流能在两个调节器之间理想分配，从而可以为现今多数的ＤＳＰｓ提供电源电压。使用该芯片产生工作电压原理图见图４－５．第四章ＤＳＰ芯片在设计中的应用存空间的ＯＸ８０００Ｈ－ＯＸＦＦＦＦＨ． ＤＳＰ的程序空间选通信号（ＤＳＰ ＰＳ／）作为外扩ＦＬＡＳＨ存储器的片选信号，将存储器的Ａ１５端和ＤＳＰ的Ａ１７端相连，用以实现程序空间的分页扩展。其电路如下图４－４所示。图４－４外扩ＦＡＬＳＨ系统上电后程序自举引导执行，进行系统测试。并将程序搬移到ＲＡＭ中。自 举引导的具体实现将在后续的第五章中介绍。４．３外围电路设计外围电路包括：外围控制电路（电源、时钟电路、复位电路），接口电路。４．３．１电源、复位电路设计系统设计中１５Ｖ电压信号是由外部直流稳压电源提供。而Ｃ５４０２工作电压有 两种：内核电压为１．８Ｖ：输入输出电压为３．３Ｖ。系统设计中采用，Ｓ７３ＨＤ３１８，该芯片的输入电压为５Ｖ，它的输出电压分别为３．３Ｖ和１．８Ｖ，每路电源的最大输出电流为７５０ｍＡ，并且提供两个宽度为２００ｍｓ的低电平复位脉冲。 ＴＰＳ７３ＨＤ３１８是一种低压差、小静电流的双电压调节器．该芯片最大输出电流达到７５０ｍＡ，输出电流能在两个调节器之间理想分配，从而可以为现今多数的ＤＳＰｓ提供电源电压。使用该芯片产生工作电压原理图见图４－５．第四章ＤＳＰ芯片在设计中的应用存空间的ＯＸ８０００Ｈ－ＯＸＦＦＦＦＨ． ＤＳＰ的程序空间选通信号（ＤＳＰ ＰＳ／）作为外扩ＦＬＡＳＨ存储器的片选信号，将存储器的Ａ１５端和ＤＳＰ的Ａ１７端相连，用以实现程序空间的分页扩展。其电路如下图４－４所示。图４－４外扩ＦＡＬＳＨ系统上电后程序自举引导执行，进行系统测试。并将程序搬移到ＲＡＭ中。自 举引导的具体实现将在后续的第五章中介绍。４．３外围电路设计外围电路包括：外围控制电路（电源、时钟电路、复位电路），接口电路。４．３．１电源、复位电路设计系统设计中１５Ｖ电压信号是由外部直流稳压电源提供。而Ｃ５４０２工作电压有 两种：内核电压为１．８Ｖ：输入输出电压为３．３Ｖ。系统设计中采用，Ｓ７３ＨＤ３１８，该芯片的输入电压为５Ｖ，它的输出电压分别为３．３Ｖ和１．８Ｖ，每路电源的最大输出电流为７５０ｍＡ，并且提供两个宽度为２００ｍｓ的低电平复位脉冲。 ＴＰＳ７３ＨＤ３１８是一种低压差、小静电流的双电压调节器．该芯片最大输出电流达到７５０ｍＡ，输出电流能在两个调节器之间理想分配，从而可以为现今多数的ＤＳＰｓ提供电源电压。使用该芯片产生工作电压原理图见图４－５．电子科技大学硕士学位论文ＮＣ １ＲＥＳＥ１＇ＮＣ ＮＣ一今－，｝ ＿．Ｉ＿叭ＩＧＮＤ ＮＣＩＥＮＩＦＢ／ＳＥＮＳＥ１［Ｎ ＬＯＵＴＩＩＮ ＬＯＵＴＮＣ ２ＲＥＳＥＴＮＣ ＮＣ２ＧＮＤ ＮＣ２ＥＮ ２ＳＥＮＳＥ２ＩＮ ２０ＵＴ２ＩＮ ２０ＵＴＮＣ ＮＣＮＣ ＮＣ１！｝Ｉ１ 二二． Ｉ！｝Ｉ Ｉ！Ｉ！Ｉ Ｉ｝Ｉ｛１｛Ｉ｛Ｉ｝Ｉ｝！｝图４－５工作电压原理图 当Ｃ５ ４０２的ＲＳ位引脚上出现２个外部时钟周期以上的低电平，即可实现系统复位。Ｃ５４ｘ复位有三种方式，即上电复位、手动复位和软件复位。前两种是通过硬件电路来实现的复位，后一种是通过指令方式来实现的复位。由于ＤＳＰ系统的时钟频率较高，在运行很可能发生干扰和被干扰的现象，严重时系统可能会出现死机现象。为了克服这种情况，除了在软件上作一些保护措施外，硬件上也必须作相应的处理。设计中采用ＭＡＸ７０８实现手动复位电路，具体电路如图４－６．图４－６复位电路 系统有可能出现程序飞跑的现象。为了增加系统的可靠性，使之能在异常情况下重新复位，需采用看门狗。看门狗分为硬件看门狗和软件看门狗。在本系统中，为了简化硬件电路，采用了软件看门狗。将在第五章第三节予以介绍。第四章ＤＳＰ芯片在设计中的应用 Ｃ５４０２时钟发生器由一个内部振荡器和一个锁相环伊ＬＬ）组成。输入的参考时钟可由晶振和内部振荡器产生，也可以直接通过外部时钟源提供。通过ＤＳＰ的内部锁相环电路，芯片可以被配置为ＰＬＬ和ＤＩＶ模式。ＰＬＬ模式可以产生０．２５＾１５共３１个乘系数；ＤＩＶ模式可以产生除以２或４两个系数。 系统一旦复位，时钟模式由引脚ＣＬＫＭＤＬ ＣＬＫＭＤ２和ＣＬＫＭＤ３来决定，对应模式如下表【２３］所示：表４． ２时钟模式表ＣＬＫＭＤＩＣＬＫＭＤ２０００１１１１０ＣＬＫＭＤ３０１０００１１１ＣＬＫＭＤ的复位数Ｅ００７ｈ９００７ｈ４００７ｈ１００７ｈＦ００７ｈ００００ｈＦ０００ｈ时钟模式ＰＬＬＸ １５ＰＬＬＸ１０ＰＬＬ Ｘ ５ＰＬＬＸ２ＰＬＬ Ｘ １００１０１１０１１／２（ＰＬＬ无效）１／４（ＰＬＬ无效）保留系统中ＤＳＰ时钟源是通过外界在Ｘ２管脚２０ＭＨｚ的晶振产生的。通过设置时 钟模式管脚（（ＣＬＫＭＤＩ，ＣＬＫＭＤ２，ＣＬＫＭＤ３）为１００，选定ＰＬＬ为２倍频模式，从而系统时钟频率为４０ＭＨＺ。电路如图４－７：图４－７时钟产生电路由于ＤＳＰ的程序需要从外部低速Ｆｌ ａｓｈ ＲＯＭ （ＡＴ４９ＬＶ１０２４Ａ）中调入，因此，可采用较低工作频率的ＤＳＰ复位模式，这时，可将ＣＬＫＭＤＩ－ＣＬＫＭＤ３设置为电子科技大学硕士学位论文１１１，则复位后ＤＳＰ的工作频率为外部时钟ｌＯＭＨｚ。待程序全部调入到ＤＳＰ内部快速ＲＡＭ后，再用软件重新配制ＣＬＫＭＤ＝１００７Ｈ，就可以使ＤＳＰ工作在２Ｘ２０ＭＨｚ＝４０ＭＨｚ的频率，甚至可以根据系统的需要工作于更高频率。４．３．２ ＪＴＡＧ仿真接口电路 ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）是１９８５年制定的检测ＰＣＢ和ＩＣ芯片的一个标准，１９９０年被修改后成为ＩＥＥＥ的一个标准，即ＩＥＥＥ１１４９．１－１９９０。通过这个标准，可对具有ＪＴＡＧ口芯片的硬件电路进行边界扫描和故障检测。具体ＪＴＡＧ口有如下ＪＴＡＧ引脚定义〔２２１．ＴＣＫ一一测试时钟输入；ＴＤ卜一测试数据输入，数据通过ＴＤＩ输入到ＪＴＡＧ口；ＴＤＯ一一测试数据输出。数据通过ＴＤＯ从ＪＴＡＧ口输出；ＴＭＳ一一测试模式选择，ＴＭＳ用来设置ＪＴＡＧ口处于某种特定的测试模式；可选引脚ＴＲＳＴ一一测试复位，输入引脚，低电平有效。 通过程序将对ＪＴＡＧ口的控制指令和目标代码从ＰＣ的并口写入ＪＴＡＧ的ＢＳＲ中。只要用ＪＴＡＧ指令将数据、地址及控制信号送到其ＢＳＣ中，就可通过ＢＳＣ对应的引脚将信号送给Ｆｌａｓｈ，实现对Ｆｌａｓｈ的操作。将程序在线烧写到外扩的ＦＬＡＳＨ中，ＪＴＡＧ的设计和连线关系如图４－８所示：图４－８ ＪＴＡＧ仿真接口电子科技大学硕士学位论文１１１，则复位后ＤＳＰ的工作频率为外部时钟ｌＯＭＨｚ。待程序全部调入到ＤＳＰ内部快速ＲＡＭ后，再用软件重新配制ＣＬＫＭＤ＝１００７Ｈ，就可以使ＤＳＰ工作在２Ｘ２０ＭＨｚ＝４０ＭＨｚ的频率，甚至可以根据系统的需要工作于更高频率。４．３．２ ＪＴＡＧ仿真接口电路 ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）是１９８５年制定的检测ＰＣＢ和ＩＣ芯片的一个标准，１９９０年被修改后成为ＩＥＥＥ的一个标准，即ＩＥＥＥ１１４９．１－１９９０。通过这个标准，可对具有ＪＴＡＧ口芯片的硬件电路进行边界扫描和故障检测。具体ＪＴＡＧ口有如下ＪＴＡＧ引脚定义〔２２１．ＴＣＫ一一测试时钟输入；ＴＤ卜一测试数据输入，数据通过ＴＤＩ输入到ＪＴＡＧ口；ＴＤＯ一一测试数据输出。数据通过ＴＤＯ从ＪＴＡＧ口输出；ＴＭＳ一一测试模式选择，ＴＭＳ用来设置ＪＴＡＧ口处于某种特定的测试模式；可选引脚ＴＲＳＴ一一测试复位，输入引脚，低电平有效。 通过程序将对ＪＴＡＧ口的控制指令和目标代码从ＰＣ的并口写入ＪＴＡＧ的ＢＳＲ中。只要用ＪＴＡＧ指令将数据、地址及控制信号送到其ＢＳＣ中，就可通过ＢＳＣ对应的引脚将信号送给Ｆｌａｓｈ，实现对Ｆｌａｓｈ的操作。将程序在线烧写到外扩的ＦＬＡＳＨ中，ＪＴＡＧ的设计和连线关系如图４－８所示：图４－８ ＪＴＡＧ仿真接口第四章ＤＳＰ芯片在设计中的应用４．５本章小结 本章首先对ＤＳＰ芯片作了简短的介绍，接下来主要对ＤＳＰ在设计中的具体应用作详细的说明，包括存储器的扩展、外围电源电路、时钟电路、复位电路、接口电路等都给出了具体的连接，对它们的引脚或者工作方式作了简单的阐述。最后是对ＤＳＰ开发过程中用的开发板作了个说明。电子科技大学硕士学位论文第五章软件设计５．１ ＶＣ人机界面的设计 Ｖｉｓｕａｌ Ｃ一由微软公司所发布，是一种在Ｃ＋＋语言基础上的开发工具（也有人视其为整合开发环境一Ｉｎｔｅｒｇａｔｅｄ Ｄｅｖｅｌｏｐ Ｅｎｖｉｒｅｎｍｅｎｔ），主要用来开发窗口应用程序。 ＂Ｖｉｓｕａｌ”即“可视化”，＂Ｃ＋＋”成为“带类的Ｃ＂， ｉｓＶｕａｌ Ｃ＋＋就是在Ｃ语言的基础上引入面向对象的机制而形成的一门程序设计语言［６２１波形产生部分也是本设计的一个重要部分，一个核心内容，是设计中的一个 亮点。５．１．１波形发生部分 本设计中就是用ＶＣ什来实现波形产生部分，在ＰＣ上编程实现人机界面窗口，在窗口规定的区域内可以用鼠标来任意的绘制曲线，也就是任意波形。主要分为几个部分：绘制曲线、图形保存、图形采样并存入数组。１．绘制曲线：ｃｌａｓｓ ＣＰａｎｔｄｒｗＭｅｗ：：ｐｕｂｌｉｃＣＭｅｗ｛ｐｒｏｔｅｃｔｅｄ：ｉｎｔ ｓ ｄｒａｇ；ＨＣＵＲＳＯＲ ｓｃ ｒｏｓｓ；／ 定义该成员变量用于表示鼠标被按下没有的ｉｎｔ变量，０表示未按下，１表示按下。 ／ ／该变量用于保存光标的指针，ＨＣＵＲＳＯＲ是光标类，该语句表示ｓ ｃｒｏｓｓ，是光标类ＨＣＵＲＳＯＲ的对象。ＣＰｏｉ ｎｔｓ＿ｐｏｉｎｔｅｎｄ；／ ／ＭＦＣ基类ＣＰｏｉｎｔ，是封装了系统坐标（（ｘ，ｙ）的类，当鼠标按下时，将鼠标的位置由ＣＰｏｉｎｔ信息表示。ＣＰｏｉ ｎｔｓｓｅｐｏｉ ｎｔｂｅｇｉｎ；ｐｒｏｔｅｃｔｅｄ：电子科技大学硕士学位论文且设置循环程序的门限值为ＡＲ４，每循环一次，对ＡＲ４中的值减一，当ＡＲ４中的值减为０时，退出循环，回到主程序，由此实现了延时计数的功能。 此法本质上说，是在ＤＳＰ往ＤＡ送数据的过程中加入一个计数周期为Ｎ的计数器，这样可以通过对Ｎ设定不同数值，来改变计数器的周期，从而改变ＤＳＰ往Ｄ／Ａ写数据的时间间隔，也就改变了ＤＡ转换后的数据保持时间，最终改变输出波形的周期。此法采样点数都会读取到，但是周期变长，波形频率降低。第（（３）种方法：跟前面不同的是，在ＳＰ指遍历波形数据时，设置ＳＰ每次增加的步进值的方 式，当步进值为Ｍ （Ｍ可以是２， ３， ４．．．．．）时，ＳＰ在读取每个波形数据单元后，其值以Ｍ自增，读取后面第Ｍ的单元的波形数据值。不难看出，前面一种方法中，设置的步进值均是Ｍ＝１，即遍历时，依次读取每个单元的数据，而第二中方法将会忽略两个读取单元间的Ｍ－１个单元的数据。同样的情况下，输出波形的周期变短，波形频率增大。 该方法ＤＳＰ就对数据间隔的读取，采样点数不是每个都用到，从而会对波形细节造成损失，因此适合于对波形要求不高，但频率输出相对较高的情况。５．１．３波形幅度和初始相位的控制和频率控制的实现类似，幅度和初始相位的控制也是由软件输入，软件存储 和硬件控制实现的。其过程也是通过用户通过在基于ＶＣ的用户界面中，通过参数设置对话框进行设置。用户输入的幅度和初始相位信息，将会分别被视图层的设置的变量ｍ＿ｐｈａｓ和ｍ ａｍｐ获取，同时通过视图层中指向文档层的指针ｐＤｏｃ，传向下面的文档层变量ｐＤｏ－ｏｈｎ＿ｐｈａ和ｐＤｏｃ－＞ｒｎ ａｍｐ，由文档层完成存储。５．２ ＤＳＰ软件开发环境ＣＣＳ５．２．１ ＣＣＳ的特点和使用方法［２７Ｉ［２８］［２９］常用的用于ＴＭＳ３２０ＣＳ ４０２的Ｃｏｄｅ Ｃｏｍｐｏｓｅｒ Ｓｔｕｄｉｏ２． ０是个高度集成的开发环境，用以满足复杂的ＤＳＰ应用的要求。它综合了ＴＩ的代码产生工具，ＣＣＳＩＤＥ，ＤＳＰＢＩＯＳ ＩＩ实时内核和实时数据交换（ＲＴＤ习技术，把平均译码时间减少了５０％或更多。其组件包括：ＣＣＳ集成开发环境，包括调试器，编辑器，剖析器，电子科技大学硕士学位论文且设置循环程序的门限值为ＡＲ４，每循环一次，对ＡＲ４中的值减一，当ＡＲ４中的值减为０时，退出循环，回到主程序，由此实现了延时计数的功能。 此法本质上说，是在ＤＳＰ往ＤＡ送数据的过程中加入一个计数周期为Ｎ的计数器，这样可以通过对Ｎ设定不同数值，来改变计数器的周期，从而改变ＤＳＰ往Ｄ／Ａ写数据的时间间隔，也就改变了ＤＡ转换后的数据保持时间，最终改变输出波形的周期。此法采样点数都会读取到，但是周期变长，波形频率降低。第（（３）种方法：跟前面不同的是，在ＳＰ指遍历波形数据时，设置ＳＰ每次增加的步进值的方 式，当步进值为Ｍ （Ｍ可以是２， ３， ４．．．．．）时，ＳＰ在读取每个波形数据单元后，其值以Ｍ自增，读取后面第Ｍ的单元的波形数据值。不难看出，前面一种方法中，设置的步进值均是Ｍ＝１，即遍历时，依次读取每个单元的数据，而第二中方法将会忽略两个读取单元间的Ｍ－１个单元的数据。同样的情况下，输出波形的周期变短，波形频率增大。 该方法ＤＳＰ就对数据间隔的读取，采样点数不是每个都用到，从而会对波形细节造成损失，因此适合于对波形要求不高，但频率输出相对较高的情况。５．１．３波形幅度和初始相位的控制和频率控制的实现类似，幅度和初始相位的控制也是由软件输入，软件存储 和硬件控制实现的。其过程也是通过用户通过在基于ＶＣ的用户界面中，通过参数设置对话框进行设置。用户输入的幅度和初始相位信息，将会分别被视图层的设置的变量ｍ＿ｐｈａｓ和ｍ ａｍｐ获取，同时通过视图层中指向文档层的指针ｐＤｏｃ，传向下面的文档层变量ｐＤｏ－ｏｈｎ＿ｐｈａ和ｐＤｏｃ－＞ｒｎ ａｍｐ，由文档层完成存储。５．２ ＤＳＰ软件开发环境ＣＣＳ５．２．１ ＣＣＳ的特点和使用方法［２７Ｉ［２８］［２９］常用的用于ＴＭＳ３２０ＣＳ ４０２的Ｃｏｄｅ Ｃｏｍｐｏｓｅｒ Ｓｔｕｄｉｏ２． ０是个高度集成的开发环境，用以满足复杂的ＤＳＰ应用的要求。它综合了ＴＩ的代码产生工具，ＣＣＳＩＤＥ，ＤＳＰＢＩＯＳ ＩＩ实时内核和实时数据交换（ＲＴＤ习技术，把平均译码时间减少了５０％或更多。其组件包括：ＣＣＳ集成开发环境，包括调试器，编辑器，剖析器，第五章软件设计工程管理器和基于Ｃ的描述语言。基于标准ＪＴＡＧ接口，包含ＲＴＤＸ技术的ＤＳＰＢＩＯＳ，高效Ｃ优化编译器，汇编语言编译器和链接工具，支持指令集结构的软件仿真器。ＣＣＳ主要特点有：（ １）将编辑，调试，项目管理，分析和探测点集成在一个环境里．（ ２）包含Ｃ编译器，汇编优化器，和连接器（代码生成工具）．（ ３）实时的基础软件（ＤＳＰＢＩＯＳ）ｏ（ ４）主机和目标机之间的实时数据交换（ＲＴＤＸ） ｏ（ ５）实时分析和数据可视化．（ ６）允许同时插入主机和目标机，使开发者扩展其开发环境。（ 乃第三方厂商的插件可以使目标机硬件的配置更容易。．（ ８）数据可视化．下面就Ｃｏｄｅ Ｃｏｍｐｏｓｅｒ Ｓｔｕｄｉｏ的使用作简单的介绍：（１）项目的组成和建立 与一个ｐｒｏｊｅｃｔ有关的文件有：Ｃ语言的主调用流程文件（＊． ｃ），汇编语言模块文件（（＊．ａｓｍ），连接器命令文件（（＊．ｃｍｄ），运行时支持库文件（＊．ｌｉｂ），编译器目标文件（（＊．ｏｂｊ），头文件（（＊． ｈ），项目文件（＊． ｍａｋ），可执行文件（（＊．ｏｕｔ）等，如果要烧入ＤＳＫ上的Ｆｌａｓｈ Ｒｏｍ，还要生成存储器映射文件（（＊．ｍａｐ）等。建立‘个项目时，在新建的项目中加入Ｃ语言文件、汇编语言文件，还有用 于存储器映射的连接器命令文件，以及库文件（用于提供运行时的支持）等组成一个ｐｒｏｊｅｃｔ。如打开一个已有的项目，只需要打开该项目文件即可．（２）文件说明ａ ． ＊．＊或一ｃ＊文件：Ｃ语言源程序，可以编译和链接ｂ． ａ＊或．．ｓ＊文件：汇编源程序，可以编译和链接ｃ ．．ｏ＊或・ｌｉｂ文件：目标或库文件，可以链接ｄ． ．ｈ文件：包含文件，不需要添加ｈｅａｄｅｒ／ｉｎｃｌｕｄｅ文件，因为这些文件是自动加入项目列表的 ｅ． ．ｃｍｄ文件：链接命令文件，一个项目只需要一个．ｃｍｄ文件，否则，项目包含的文件就没有数量了．所有的文件都是用直接路径表示的，但它们是以相电子科技大学硕士学位论文对路径存储的。这样就很容易的可以将一个项目连接到另一个路径下。直接路径在每次打开一个项目时确定。存储的路径名，是相对于该项目的构造（ｍａｋｅ）文件的。（３）项目的运行项目建立好之后，首先要对其进行ｂｕｉ ｌｄ，系统检查Ｃ和汇编源文件，程序没有问题后，就可以用ｆｉｌｅ－ｌｏａｄ ｐｒｏｇｒａｍ命令，使主机通过并口确认对ＤＳＫ板ｌｏａｄ，成功后即可用ｄｅｂｕｇ－＞ｒｕｎ命令运行。（４）ｗａｔｃｈ ｗｉｎｄｏｗ ｗａｔｃｈ ｗｉｎｄｏｗ是用于察看变量值的。可以用ｖｉｅｗ－＞ｗａｔｃｈ ｗｉｎｄｏｗ打开，然后在ｗａｔｃｈ ｗｉｎｄｏｗ中，通过右键添加需要观察的变量名，也可以将光标置于要观察的变量名上，用右键打开ｑｕｉｃｋ ｗａｔｃｈ察看变量值．（５）断点设置断点可以使程序的执行中断，当程序中断时，你可以察看程序状态，察看或 更改变量，检查访问堆栈等等。但是要注意，不要在实现延迟的语句上设置断点，也不要在一个循环的最后一两句上设置断点，设置断点后，可以通过菜单，选择断点有效或无效。在ＣＣｓ中也可以设置条件断点，可以在ＧＥＬ文件中设置断点需满足的条件，当表达式结果为０，处理器就会继续执行而不会刷新显示，否则就会像遇到一般的断点一样中断程序的运行。硬件断点和软件断点的设置都是通过Ｄｅｂｕｇ－＞Ｂｒｅａｋｐｏｉｎｔｓ打开断点类型窗口（Ｂｒｅａｋｐｏｉｎｔ ｔｙｐｅ）设置的．（６）探Ｍ９点 探测点可以使特殊的窗口更新，或在算法的某特定点从外部文件读写。当探测点设置好后，一样可以使之有效或无效。一个窗口打开后，一般默认为断点刷新，但是也可以用连接的探测点（Ｃｏｎｎｅｃｔｅｄ Ｐｒｏｂｅ Ｐｏｉｎｔ）均使窗口刷新，窗口刷新后，程序继续执行。类似于ＣＣｓ的文件输入输出功能，你也可以在代码的某点上用探测点读入或 输出一串数据。当程序运行到探测点时，数据就从特殊存储区流向文件或者从文件流向存储器。硬件断点和硬件探测点都会影响到实时性，在仿真的ＤＳＰ处理器上都不可行。（７）存储器映射第五章软件设计ＣＣｓ调试器从存储器映射中可以知道哪一部分存储器空间是不能访问的。映 射对应着连接命令文件（（＂．ｃｍｄ）中的存储器定义。当你使存储器映射有效时，ＣＣｓ调试器，按照存储器映射检查每个访问，当你访问的是没有定义或受保护的存储器空间时，调试器就不访问目标而显示默认值。当ＣＣｓ调试器将访问与存储器映射对照时，它将在软件中执行这一检查，而不是在硬件中． 存储器映射：存储器映射告诉ＣＣｓ哪一块内存可以访问，哪一块不可以访问这种映射与你在链接命令文件中的定义相匹配。５．２．２ ＣＣＳ的软件开发流程利用ＣＣｓ开发软件的大致流程如图５－＇７［１２］所示：错误修改图５－７ ＣＣＳ软件开发流程图各个阶段完成功能如下：Ｕ）软件设计：程序模块化分，算法和流程确定，预测执行结果等。（２）程序编辑和编译：创建工程文件，编写头文件，配置文件和源程序，使用汇编和Ｃ编译器进行编译，排除语法、变量定义等错误。（３）程序调试：利用单步执行、断点、探针等手段调试程序。（４）输出结果分析：利用ＣＣｓ提供的工具分析ＤＳＰ程序运行的结果，如图形显示数据或者统计运行时间等。若编写程序不能满足要求，则重新进行软件设计。第五章软件设计ＣＣｓ调试器从存储器映射中可以知道哪一部分存储器空间是不能访问的。映 射对应着连接命令文件（（＂．ｃｍｄ）中的存储器定义。当你使存储器映射有效时，ＣＣｓ调试器，按照存储器映射检查每个访问，当你访问的是没有定义或受保护的存储器空间时，调试器就不访问目标而显示默认值。当ＣＣｓ调试器将访问与存储器映射对照时，它将在软件中执行这一检查，而不是在硬件中． 存储器映射：存储器映射告诉ＣＣｓ哪一块内存可以访问，哪一块不可以访问这种映射与你在链接命令文件中的定义相匹配。５．２．２ ＣＣＳ的软件开发流程利用ＣＣｓ开发软件的大致流程如图５－＇７［１２］所示：错误修改图５－７ ＣＣＳ软件开发流程图各个阶段完成功能如下：Ｕ）软件设计：程序模块化分，算法和流程确定，预测执行结果等。（２）程序编辑和编译：创建工程文件，编写头文件，配置文件和源程序，使用汇编和Ｃ编译器进行编译，排除语法、变量定义等错误。（３）程序调试：利用单步执行、断点、探针等手段调试程序。（４）输出结果分析：利用ＣＣｓ提供的工具分析ＤＳＰ程序运行的结果，如图形显示数据或者统计运行时间等。若编写程序不能满足要求，则重新进行软件设计。电子科技大学硕士学位论文５．３软件设计 软件设计包括主程序和子程序两部分。首先要对ＤＳＰ进行初始化，即对存储器映射外围寄存器、状态寄存器、堆栈指针和处理器方式寄存器等进行相应的设置。其次是编写各个应用子程序。这样系统上电后才能工作在指定的方式下。接下来判断用户的输入，也就是根据用户的需要，看看是否发送波形，是发送常规波形还是任意波形，得出判断结果之后就进入到相应的子程序中执行，得到用户选定的波形输出。系统软件设计框图５－８如下：图５一８软件框图５．３．１系统初始化［２９］系统初始化程序包括影响ＤＳＰ芯片的ＣＰＵ运行的内部初始化和影响各个片内电子科技大学硕士学位论文５．３软件设计 软件设计包括主程序和子程序两部分。首先要对ＤＳＰ进行初始化，即对存储器映射外围寄存器、状态寄存器、堆栈指针和处理器方式寄存器等进行相应的设置。其次是编写各个应用子程序。这样系统上电后才能工作在指定的方式下。接下来判断用户的输入，也就是根据用户的需要，看看是否发送波形，是发送常规波形还是任意波形，得出判断结果之后就进入到相应的子程序中执行，得到用户选定的波形输出。系统软件设计框图５－８如下：图５一８软件框图５．３．１系统初始化［２９］系统初始化程序包括影响ＤＳＰ芯片的ＣＰＵ运行的内部初始化和影响各个片内第五章软件设计外设工作的外设初始化，以及外围可编程器件的初始化的几个方面。ＤＳＰ系统上电后，ＤＳＰ芯片部分地进行了定义，因为ＤＳＰ芯片的两个状态寄存器（（ＳＴＯ，ＳＴＩ）的所有状态位都处于确定状态，因此，上电复位时，ＤＳＰ芯片即处于所谓的预定义状态，但上电复位后，用户可以通过编写初始化程序，对两个状态寄存器的一些状态位进行修改，以满足不同系统的系统配置和应用要求。主要包括：堆栈指针初始化（（ＳＰ）、存储器映射外围控制寄存器（ＳＷＷＳＲ和ＢＳＣＲ）初始化、状态寄存器初始化（（ＳＴＯ，ＳＴＩ）、处理器方式状态寄存器初始化（（ＰＭＳＴ）．其流程如图５－９：数据页指针复位堆栈指针初始化设置存储器映射外围控制寄存器状态寄存器初始化处理器方式状态寄存器初值设定图５－９ ＤＳＰ芯片系统初始化５．３．２设计系统在受到千扰的情况下或者系统电源出现波动，有可能出现程序跑飞的现 象。为了增加系统的可靠性，使之能在异常情况下重新复位，通常采用的方法是在系统中加入看门狗电路。 看门狗定时器的工作原理如下：系统正常工作时，周期性地刷新定时器，重新设置初值，使之不至于溢出而产生定时器中断．如果系统发生异常，则不能正常刷新定时器，于是定时器溢出产生中断，通常利用该定时器的中断使系统重新第五章软件设计外设工作的外设初始化，以及外围可编程器件的初始化的几个方面。ＤＳＰ系统上电后，ＤＳＰ芯片部分地进行了定义，因为ＤＳＰ芯片的两个状态寄存器（（ＳＴＯ，ＳＴＩ）的所有状态位都处于确定状态，因此，上电复位时，ＤＳＰ芯片即处于所谓的预定义状态，但上电复位后，用户可以通过编写初始化程序，对两个状态寄存器的一些状态位进行修改，以满足不同系统的系统配置和应用要求。主要包括：堆栈指针初始化（（ＳＰ）、存储器映射外围控制寄存器（ＳＷＷＳＲ和ＢＳＣＲ）初始化、状态寄存器初始化（（ＳＴＯ，ＳＴＩ）、处理器方式状态寄存器初始化（（ＰＭＳＴ）．其流程如图５－９：数据页指针复位堆栈指针初始化设置存储器映射外围控制寄存器状态寄存器初始化处理器方式状态寄存器初值设定图５－９ ＤＳＰ芯片系统初始化５．３．２设计系统在受到千扰的情况下或者系统电源出现波动，有可能出现程序跑飞的现 象。为了增加系统的可靠性，使之能在异常情况下重新复位，通常采用的方法是在系统中加入看门狗电路。 看门狗定时器的工作原理如下：系统正常工作时，周期性地刷新定时器，重新设置初值，使之不至于溢出而产生定时器中断．如果系统发生异常，则不能正常刷新定时器，于是定时器溢出产生中断，通常利用该定时器的中断使系统重新电子科技大学硕士学位论文复位，从而进入正常工作状态。看门狗分为硬件看门狗和软件看门狗。在设计中，可以使用硬件电路来复位，也可以采用软件看门狗。系统启动时对软件看门狗初始化。初始化包括开相关中断、设置寄存器初值 以及开始计数。初始化程序如下：Ｄｏｇｒｅｓｅｔ：ｒｓｂｘ嘟ｒｓｂｘ ｉｎｔｏｒ；开所有中断；开定时器中断ｓｔ ＃９ｈ，＊ｏｍｒ）ｓｔｍ ＃１０ｈ， ｔｏｓｔｔ＃ｅ Ｏｃ３４ｆｈ，州ｓｔｍ ＃６１ｈ， ｔｏ优ｔ；每０．１秒溢出；开始计数定时器中断服务程序用于系统复位。 系统复位包括将系统的状态寄存器（ｓｔ０，ｓｔｌ）恢复到复位的状态以及将模式状态寄存器恢复到脱机模式。中断复位程序如下：ｔｉｍｅｉｓｒ：ｓ ｔｍ ＃Ｏｆ８０ｈ， ｐｍｓｔｓ ｔｍ ＃１８００ｈ， ｓｔＯｓ ｔｍ ＃２９００ｈ， ｓｔｌ；恢复系统寄存器；恢复系统寄存器；恢复系统寄存器ｂ ｆ８０ｈｒｅｔｅ ；软件复位主程序设计时，应周期性地调用看门狗初始化程序，调用的时间间隔应不小 于定时器的定时间隔，以避免定时器的溢出。５．３．３ ＤＳＰ芯片控制程序设计 通过对ＤＳＰ数字处理芯片的软件编写来控制其工作，集成开发环境ＣＣｓ可以完成整个程序的设计，包括源代码的编写、编译、调试，同时配了仿真器，可以进行程序的调试与下载。基于ＴＭＳ３ ２０Ｃ５４Ｘ系列的ＤＳＰ程序设计，需要编写配置文件、中断文件以及６６ 电子科技大学硕士学位论文复位，从而进入正常工作状态。看门狗分为硬件看门狗和软件看门狗。在设计中，可以使用硬件电路来复位，也可以采用软件看门狗。系统启动时对软件看门狗初始化。初始化包括开相关中断、设置寄存器初值 以及开始计数。初始化程序如下：Ｄｏｇｒｅｓｅｔ：ｒｓｂｘ嘟ｒｓｂｘ ｉｎｔｏｒ；开所有中断；开定时器中断ｓｔ ＃９ｈ，＊ｏｍｒ）ｓｔｍ ＃１０ｈ， ｔｏｓｔｔ＃ｅ Ｏｃ３４ｆｈ，州ｓｔｍ ＃６１ｈ， ｔｏ优ｔ；每０．１秒溢出；开始计数定时器中断服务程序用于系统复位。 系统复位包括将系统的状态寄存器（ｓｔ０，ｓｔｌ）恢复到复位的状态以及将模式状态寄存器恢复到脱机模式。中断复位程序如下：ｔｉｍｅｉｓｒ：ｓ ｔｍ ＃Ｏｆ８０ｈ， ｐｍｓｔｓ ｔｍ ＃１８００ｈ， ｓｔＯｓ ｔｍ ＃２９００ｈ， ｓｔｌ；恢复系统寄存器；恢复系统寄存器；恢复系统寄存器ｂ ｆ８０ｈｒｅｔｅ ；软件复位主程序设计时，应周期性地调用看门狗初始化程序，调用的时间间隔应不小 于定时器的定时间隔，以避免定时器的溢出。５．３．３ ＤＳＰ芯片控制程序设计 通过对ＤＳＰ数字处理芯片的软件编写来控制其工作，集成开发环境ＣＣｓ可以完成整个程序的设计，包括源代码的编写、编译、调试，同时配了仿真器，可以进行程序的调试与下载。基于ＴＭＳ３ ２０Ｃ５４Ｘ系列的ＤＳＰ程序设计，需要编写配置文件、中断文件以及６６ 第五章软件设计主程序文件。它们都可以在ＤＳＰ集成开发环境中ＣＣｓ中完成。１．配置文件的编写 配置文件主要指的是ＤＳＰ芯片的存储器的配置，文件以．ｃｍｄ为文件后缀名，该文件的功能是把实际的物理存储器按系统应用的需要配置到相应的地址空间中去．其中ＭＥＭＯＲＹ和ＳＥＣＴＩＯＮＳ是两个关键的伪指令，ＭＥＭＯＲＹ伪指令是用来定义目标系统的存储空间的分配。书写格式如下；ＰＲＯＧ：ｏｒｉｇｉｎ＝０ａｃ００８０１ｅｎｇｔｈ＝２０００ＰＡＧＥ１：ＤＡＴＡ：ｏｒｉｇｉｎ＝Ｏｘ２０９０１ｅｎｇｔｈ＝４０００｝ＰＡＧＥＯ和ＰＡＧＥＩ分别用来指定程序空间和数据空间，ｏｉｒｇｉｎ指定空间的起始地址，ｌｅｎｇｔｈ指定空间的长度。ＳＥＣＴＩＯＮＳ用来说明各个段分配到那个存储空间，书写格式为：ｔｅｘｔ仔＞ＰＲＯＧ ＰＡＧＥ ００．ｃｉｎｉｔ｛｝＞ＰＲＯＧＰＡＧＥ ０．ｐｉｎｉｔ｛｝＞ＰＲＯＧＰＡＧＥ ．ｖｅｃｔｏｒｓ｛｝＞切艾Ｓ ＰＡＧＥ ０．ｓｗｉｔｃｈ｛｝＞ＰＲＯＧ ＰＡＧＥ ０．ｓｔａｃｋ｛｝＞ＤＡＴＡＰＡＧＥ １．ｂｓｓ｛｝＞ＤＡＴＡＰＡＧＥ １．ｃｏｎｓｔ｛｝＞ＤＡＴＡＰＡＧＥ １电子科技大学硕士学位论文 所谓段是指连续占用存储空间的一个数据或者代码块。编写汇编语言中的程序是以段的格式组织的，每行汇编语言都从属于一个段，并由汇编伪指令标明该段的属性。段是目标文件中可重新定位的最小单元，一个目标程序中的每个段通常是分开的和各不相同的。目标文件至少包含以下３个默认段：． ｔｅｘｔ段（文本段），通常包含可执行代码；． ｄａｔａ段（数据段），通常包含初始化的数据；． ｂｓｓ段（保留空间段），通常为没有初始化的变量保留空间； 此外，汇编器和连接器可以建立、命名和连接自定义段，这些自定义段的使用与．ｄａｔａ． ．ｔｅｘｔ． ．ｂｓｓ段的使用相同。２．中断文件中断服务程序的地址（ 中断向量）要装载到存储器的合适区域。一般这些向量都定位在０ｘ０开始的程序存储器中。ＴＭＳ３２０Ｃ５４０２复位向量定位在０ｘ０，其他中断向量可以定位于任何２Ｋ字的程序存储器中，中断向量表的定位是与ＰＭＳＴ寄存器的ＩＰＴＲ位有关。当程序中需要响应中断时，应设计中断向量表，并将其加入工程中去。本程序系统复位、波形数据输入和看门狗软件复位都需要设置响应中断。其程序见附录２０ＩＤＳＰ芯片主程序的编写 系统设计的主程序主要是采用Ｃ语言进行编写，因此需要在ＣＣｓ里的程序项目中运行包含运行时支持库ｒｔｓ．ｌｉｂ文件，该库文件包含了标准Ｃ／Ｃ＋＋函数以及编译器用来管理Ｃ／Ｃ＋＋环境的函数。用户必须将所有Ｃ／Ｃ＋＋程序和目标代码链接，以便初始化时执行名为ＢｏｏｔＬｏａｄｅｒ的程序，ＢｏｏｔＬｏａｄｅｒ程序负责如下的功能［ｉｍｌ．（ １）设置状态和配置寄存器；（ ２）设置堆栈和二级系统堆栈；（ ３）处理．．ｅｉｎｉｔ运行时初始化表和自动初始化全局变量；（ ４）调用所有全局对象构造器；（ ５）调用主程序；（ ６）当主程序（ｍｉａｎ函数）返回时调用ｅｘｉｔ；Ｂｏ ｏｔＬｏａｄｅｒ程序的入口点为－ｅ ｉｎｔ００，在ｒｔｓ５００．ｌｉｂ中的ｂｏｏｔ． ｏｂｉ提供，该入第五章软件设计口地址通常用于设置ＢｏｏｔＬｏａｄｅｒ程序的起始地址。 设计中ＴＭＳ３２０Ｃ５４０２的主要功能从ＰＣ获取数据进行整理、然后就是控制各个存储器和Ｄ／Ａ的工作方式。整个ＤＳＰ的程序存放在ＦＬＡＳＨ中，上电以后由ＢｏｏｔＬｏａｄｅｒ程序自动装载运行。５．４程序自举加载（Ｂｏｏｔ Ｌｏａｄｅｒ）１３０１１３ｔ１可编程的数字信号处理器芯片Ｃ５４０２从上电复位后到进入工作状态前的阶段 叫自举加载阶段（Ｂｏｏｔ Ｌｏａｄｅｒ）。当上电复位后，它的程序指针自动指到ＲＯＭ中（从Ｆ８００Ｈ到ＦＢＦＦＨ）的一个称为Ｂｏｏｔ Ｌｏａｄｅｒ的程序，该程序是由生产商固化和升级管理的，主要完成一些数据的搬移和程序的重新定位工作。该程序根据环境选用相应的Ｂｏｏｔ Ｌｏａｄｅｒ模式，将外部ＦＬＡＳＨ中的程序搬到ＤＳＰ内部的ＲＡＭ程序区中，并将程序指针移到执行程序的第一行处。表５． １ ＤＳＰ外部预载程序读取的模式状态表Ｄ１５－Ｄ８ＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸ７以ＸＸＸＸＸＸＸＸＸＤ７－Ｄ４模式０００００００００００１０００１００１０００１０００１１００１１００００００００Ｄ３－ＤＯ脉冲０００００１０００００００１０００００００１０００００００１００１０００１１００代表在ＦＦＦＦＨ地址设定预载控制模式８位ＢＳＰ标准形式内部Ｂｃｌｋｘ及Ｂｆ ｓｘ１６位ＢＳＰ标准形式内部Ｂｃｌｋｘ及Ｂｆｓｘ８位ＢＳＰ标准形式外部Ｂｃｌｋｘ及Ｂｆ ｓｘ１６位ＢＳＰ标准形式外部Ｂｃｌｋｘ及Ｂｆ ｓｘ８位ＴＤＭ标准形式内部Ｔｃｌｋｘ及Ｔｆ ｓｘ１６位ＴＤＭ标准形式内部Ｔｃｌｋｘ及ＴｆｓｘＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸ乃浅以双ｘ８位ＴＤＭ标准形式外部Ｔｃｌｋｘ及Ｔｆ ｓｘ８位ＴＤＭ标准形式外部Ｔｃｌｋｘ及Ｔｆｓｘ８位并行１／０读取模式ｘｘｘｘｘｘｘｘＸＸＸＸＸＸＸＸ刀以双刃以Ｄ１５－Ｄ８ｘｘｘｘｘｘｘｘＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸ１６位并行１／０读取模式代表在ＦＦＦＦＢ地址设定预载控制模式８位外部并行ＥＥＰＲＯＭ读取程序数据Ｄ７＝Ｄ２寻址６位ＳＲＣ６位ＳＲＣＤｌ＝ＤＯ模式０１１０１１１６位外部并行ＥＥＰＲＯＭ读取程序数据预先暖栈模式ｗａｒｍ Ｂｏｏｔ Ｍｏｄｅ６位ＡＤＲ第五章软件设计口地址通常用于设置ＢｏｏｔＬｏａｄｅｒ程序的起始地址。 设计中ＴＭＳ３２０Ｃ５４０２的主要功能从ＰＣ获取数据进行整理、然后就是控制各个存储器和Ｄ／Ａ的工作方式。整个ＤＳＰ的程序存放在ＦＬＡＳＨ中，上电以后由ＢｏｏｔＬｏａｄｅｒ程序自动装载运行。５．４程序自举加载（Ｂｏｏｔ Ｌｏａｄｅｒ）１３０１１３ｔ１可编程的数字信号处理器芯片Ｃ５４０２从上电复位后到进入工作状态前的阶段 叫自举加载阶段（Ｂｏｏｔ Ｌｏａｄｅｒ）。当上电复位后，它的程序指针自动指到ＲＯＭ中（从Ｆ８００Ｈ到ＦＢＦＦＨ）的一个称为Ｂｏｏｔ Ｌｏａｄｅｒ的程序，该程序是由生产商固化和升级管理的，主要完成一些数据的搬移和程序的重新定位工作。该程序根据环境选用相应的Ｂｏｏｔ Ｌｏａｄｅｒ模式，将外部ＦＬＡＳＨ中的程序搬到ＤＳＰ内部的ＲＡＭ程序区中，并将程序指针移到执行程序的第一行处。表５． １ ＤＳＰ外部预载程序读取的模式状态表Ｄ１５－Ｄ８ＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸ７以ＸＸＸＸＸＸＸＸＸＤ７－Ｄ４模式０００００００００００１０００１００１０００１０００１１００１１００００００００Ｄ３－ＤＯ脉冲０００００１０００００００１０００００００１０００００００１００１０００１１００代表在ＦＦＦＦＨ地址设定预载控制模式８位ＢＳＰ标准形式内部Ｂｃｌｋｘ及Ｂｆ ｓｘ１６位ＢＳＰ标准形式内部Ｂｃｌｋｘ及Ｂｆｓｘ８位ＢＳＰ标准形式外部Ｂｃｌｋｘ及Ｂｆ ｓｘ１６位ＢＳＰ标准形式外部Ｂｃｌｋｘ及Ｂｆ ｓｘ８位ＴＤＭ标准形式内部Ｔｃｌｋｘ及Ｔｆ ｓｘ１６位ＴＤＭ标准形式内部Ｔｃｌｋｘ及ＴｆｓｘＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸ乃浅以双ｘ８位ＴＤＭ标准形式外部Ｔｃｌｋｘ及Ｔｆ ｓｘ８位ＴＤＭ标准形式外部Ｔｃｌｋｘ及Ｔｆｓｘ８位并行１／０读取模式ｘｘｘｘｘｘｘｘＸＸＸＸＸＸＸＸ刀以双刃以Ｄ１５－Ｄ８ｘｘｘｘｘｘｘｘＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸＸ１６位并行１／０读取模式代表在ＦＦＦＦＢ地址设定预载控制模式８位外部并行ＥＥＰＲＯＭ读取程序数据Ｄ７＝Ｄ２寻址６位ＳＲＣ６位ＳＲＣＤｌ＝ＤＯ模式０１１０１１１６位外部并行ＥＥＰＲＯＭ读取程序数据预先暖栈模式ｗａｒｍ Ｂｏｏｔ Ｍｏｄｅ６位ＡＤＲ电子科技大学硕士学位论文按照Ｂｏｏｔ时程序由外部ＦＬＡＳＨ存储器进入ＤＳＰ片上ＲＡＭ通道不同可分为 ＨＰＩ、串行口、并行口等模式，按照数据进入ＤＳＰ时字长不同可分为８位和１６位模式。表５．１是ＴＭＳ３２０Ｃ５４０２的外部预载程序读取的模式状态设定表。 Ｃ５４０２ Ｂｏｏｔ过程如图５－１０上电复位后，Ｃ５４０２首先判断位于ＩＭＲ和ＩＦＲ寄存器的ＩＮＴ２标志位，若ＩＮＴ２有效则采取ＨＰＩ模式，否则进一步判断ＩＮＴ３标志位；若ＩＮＴ３有效，则采用串行模式（（Ｓｅｒｉａｌ Ｍｏｄｅ）：否则读取１／Ｏ空间的ＦＦＦＦｈ地址处，当该地址为有效地址，采用并行模式（Ｐａｒａｌｌｅｌ Ｍｏｄｅ）；若该地址也无效，则读数据空间的ＦＦＦＦｈ地址处，若该地址有效则仍采用并行模式，如果仍不满足条件时，进一步判断其他Ｂｏｏｔ模式。设计中采用了８位的并行加载方式。，图５－Ｉ Ｏ Ｃ５４０２的Ｂｏｏｔ Ｌｏａｄｅｒ部分流程图Ｂｏｏｔ Ｌｏａｄｅｒ过程：（１）生成Ｂｏｏｔ表ＣＣｓ系统编译生成的． ｏｕｔ格式的文件不能直接通过ＪＴＡＧ口加载到ＦＬＡＳＨ中，而是要通过ＣＣｓ自带的ｈｅｘ５００．ｅｘｅ和一个特定的．ｃｍｄ文件将．ｏｕｔ文件生成个一ｈｅｘ格式的文件，也叫Ｂｏｏｔ表。将己经编译好的名为ｗａｖｅｆｏｒｍ．ｏｕｔ的文件加载到ＦＬＡＳＨ中，则需创建个。ｎｄ文件，取名为ｗａｖｅｆｏｒｍ．ｃｍｄ，其内容如下：－ｗａｖｅｆｏｒｍ．ｏｕｔ－ｗａｖｅｆｏｒｍ＊／输入的．ｏｕｔ文件＊／＊／设置输出ＡＳＣＩＩ的十六进制格式文件＊／第五章软件设计－ｍａｐ ｗａｖｅｆｏｒｍ．ｍａｐ－ｏ ｗａｖｅｆｏｒｍ．ｈｅｘ＊／生成名为ｗａｖｅｆｏｒｍ．ｍａｐ的ｍａｐ表＊／＊定义输出文件名＊／／－ｂｏｏｔｏｒｇ ＰＡＲＡＬＬＥＬ一０ｘ１００一ｏｏｔ－ｓｗｗｓｒ Ｏｘ７ｔｆ－ｂｓｃｒ ０ｘ８８０２－ｍｅｍｗｉｄｔｈ １６－ｒｏｍｗｉｄｔｈ １６＊／选择并行模式＊／＊定义入口地址＊／ｌ＊生成ｂｏｏｔ表＊１ｌ＊设定ＳＷＷＳＲ寄存器＊１／＊设定ＢＳＣＲ寄存器＊／ｊ＊设定存储器字长＊１．／将ｈｅｘ５００． ｅｘｅ，令行：ｃｍｄ和ｗａｖｅｆｏｒｍ．ｏｕｔ放在同一目录下，执行窗口命ｈｅｘ５ＯＯ ｗａｖｅｆｏｒｍ．ｃｍｄ即得到ｗａ ｖｅｆｏｒｍ．ｈｅｘ和ｗａｖｅｆｏｒｍ．ｍａｐ，从ｗａｖｅｆｏｒｍ．ｍａｐ文件中可以容易的找到程序入口地址。（２）加载程序到ＦＬＡＳＨ存储器ａ．ＦＬＡＳＨ擦除在每次对Ｆｌ ａｓｈ写入之前，要对其原来的内容进行擦除。Ｆｌａｓｈ的擦除包括扇区擦除（１２８扇）、块擦除（每块３２ ＫＷ）和整片擦除三种。块擦除是对一个模块进行擦除，整片擦除是擦除整个Ｆｌａｓｈ的内容。因此，对Ｆｌａｓｈ的操作是以模块为基本单元的。本题使用第三种擦除方式。擦除步骤如下表：表５． ２ ＦＬＡＳＨ擦除步骤１２六ＡＡ人５５３Ｄ５５５４Ｄ５５５５人Ａ人人５５６Ｄ５５５１０地址（Ｏｘ）数据（Ｏｓ）Ｄ５５５八几８０人人．擦除过程中ＦＬＡＳ Ｈ ＤＱ６引脚出现。和１两种电平的跳变，当ＤＱ６稳定为一个电位，表明擦除完成。电子科技大学硕士学位论文ｂ．写入ＦＬＡＳＨ对ＦＬＡＳＨ写入程序由两个时序控制：一种是由ＷＥ＼ ｝７制的，另一种是由ＣＥ＼控制的。本题选用ＷＥ＼控制方式。写入步骤如下表：表５． ３写入ＦＬＡＳＨ步骤１Ｄ５与５从２从从５５３Ｄ５５５５ＡＯ４地址（ｏｘ）ｑ入地址Ｉ写入数据数据（Ｏｓ） 将Ｂｏｏｔ表写入到ＦＬＡＳＨ中，同时仍可用ＦＬＡＳＨ ＤＱ６端口作为写完成标志位。当ＤＱ６电平稳定后，Ｂｏｏｔ表被存储到ＦＬＡＳＨ中。这样就完成了一次完整的并行加载。即实现系统的脱机运行。程序流程如图５－１１．夕ｐ对ＣＰＵ初始化．关键设置。ＶＬＹ＝１，，ＤＲＯＩ＝０， ＩＰ／ＩＣ＝０等、ｐ向ＦＬＡＳＨ编程，使之处于可读写伏态、护砂尸，砂衬并口ＢＯＯＴ只能将程序写入。Ｘ８０００－Ｏｘｆｆｆｆｌ＃护ｒ＇夕护ＦＬＡＳＨ的ＯＸｆｆｆ必须存储ＢＯＯＴ表首地址、别衬衬月图５一１１ Ｂｏｏｔ Ｌｏｄｅｒ流程电子科技大学硕士学位论文第六章总结及展望６．１总结 课题研究的任意波形发生器思路清晰明了，ＡＤ７８４６具有较高的精度，并且采用了足够多的采样点数，设计达到了课题的要求。由理论推导可得出其频率分辨率可高达Ｏ．ＯＩＨＺ，还具有控制灵活方便等特点，是一种很好的波形发生器。此外，通过对课题的研究学习，总结了系统设计中应该的注意问题： （１）高速系统特别是模拟数字混合系统要特别注意接地问题．除了电源端相连外，数字地和模拟地分开。另外，对于高速系统使用大面积地阻抗非常重要。印制电路板最好采用多层布线，其中的一层作为地层，且地层应尽量覆盖到高速器件的下方。（２）妥善解决电源去祸问题对于高速数字系统也很重要。为防止电源输入端的电缆或连线引入分布电感，电源与器件尽量靠近，并在总的电源输入端跨接大容量的去祸电容。（３）信号走线时，应避免数字、模拟信号交叉走线，如必须交叉，尽可能直角交叉。尽量采用多层布线，相邻层的走线尽量正交。６．２展望 电路的设计工作基本完成，功能基本实现，但是波形的输出频率相对比较低，为了增加系统的通用性，可以考虑采用精度够高、转换速率更快的数／模转换器，或者采用一些常用的ＤＤＳ芯片自带的Ｄ／Ａ转换器，这样就可以把波形频率提高上来而又同时兼顾到了精度。系统还可以进一步优化，使其更加方便实用．可以在以下几个方面优化： ａ）是低通滤波器的改进。可以设计一些程控滤波器组，开关选通控制对不同的频率信号进行滤波。这样可以把频率范围扩的更宽，非常有意义。 ｂ）可以设计个简易的键盘，这样看起来系统更加完整。ｃ）增加一个液晶显示屏，输出的波形信号可以直接显示到屏幕上。参考文献参考文献［１ｊ［２］李晓明荃于ＡＤ９８５７的任意波形发生器的设计电子科技大学２００２．３薛文ＤＤＳ任意波形发生器的设计与实现南京理工大学２００４．７［３］潘登基于ＤＤＳ技术的可编程任意波形发生器武汉大学２００４．４［４〕万天才，频率合成技术及发展，电子产品世界，１９９９年９月，５１ －－５２［５」吕庆基于ＤＳＰ的任意波形发生器的研究西安电子科技大学２００４．１［６〕张玉兴，彭清泉，ＤＤＳ的背景杂散信号分析，电子科技大学学报，１９９７［７］ Ｈ． Ｔ． Ｎｉｃｈｏｌａｓ， ＩＩＩ Ｈ． Ｓａｍｕｅｌｉ． Ａｎ Ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ Ｏｕｔｐｕｔ Ｓｐｅｃｔｒｕｍ ｏｆ Ｄｉｒｅｃｔ ＤｉｇｉｔａｌＦｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｚｅｒｓ ｉｎ ｔｈｅ Ｐｒｅｓｅｎｃｅ ｏｆ Ｐｈａｓｅ－Ａｃｃｕｍｕｌａｔｏｒ ｔｒｕｎｃａｔｉｏｎ． ＩＥＥＥＰｒｏｃ． ４１ ｓｔ ＡＦＣＳ，１９８７：４９５－５０２［８］ Ｈ．Ｔ．Ｎｉｃｈｏｌａｓ ＩＩＩ Ｈ．Ｓａｍｕｅｌｉ， Ｂ．Ｋｉｍ． Ｔｈｅ Ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ ＤｉｒｅｃｔＤｉｇｉｔａｌ Ｆｒｅｑｕｅｎｃｙ Ｓｙｎｔｈｅｓｉｚｅｒ Ｐｅｒｆｏｒｍａｎｃｅ ｉｎ ｔｈｅ Ｐｒｅｓｅｎｃｅ ｏｆ Ｆｉｎｉｔｅ ｏｆ Ｗｏｒｄ ＬｅｎｇｔｈＥｆｆｅｃｔｓ． ＩＥＥＥ Ｐｒｏｃ．４２ｔｈ ＡＦＣＳ， １９９８： ３５７３６３［９１Ｊ．Ｖａｎｋｋａ． Ｍｅｔｈｏｄｓ ｏｆ Ｍａｐｐｉｎｇ ｆｒｏｍ Ｐｈａｓｅ ｔｏ Ｓｉｎｅ Ａｍｐｌｉｔｕｄｅ ｉｎ Ｄｉｒｅｃｔ ＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｓ． ＩＥＥＥ Ｐｒｏｃ．５０ｔｈ ＡＦＣＳ， １９９６： ９４２９５０［１０］［ｌｌ］｝．二ｒ．ＬＪ．二ｒ．Ｊ钾．三ｒ．ＬＪ．二ｌ．．Ｌ一．几ｒ．Ｌ『卫月ＪｌｅｓＪ，．Ｊｌ．．Ｊ气ｅｓＪ脱Ｊ． Ｆｌａｎａｇａｎ， Ｇ凡Ｚｉｍｍｅｒｍａｎ． Ｓｐｕｒ－ｒｅｄｕｃｅｄ Ｄｉｇｉｔａｌ Ｓｉｎｕｓｏｉｄ Ｓｙｎｔｈｅｓｉｓ． ＩＥＥＥＴｒａｎｓ． Ｏｎ ＣＯＭ．．１９９５，４３（７）张骏凌，张玉兴，直接数字频率合成器中相位噪声分析，电子科技大学学报，１９９９ （２），２４＾－２７［１７］ ＢＵＲＲ－ＢＲＯＷＮ ｐｒｏｄｕｃｔｓ，ＰＧＡ１０３ ｄａｔａ ｓｈｅｅｔｓｎ乙八Ｊ通几口０行０．Ｖ．Ｓ．Ｒｅｉｎｈａｒｄｔ， Ｓｐｕｒ ｒｅｄｕｃｔｉｏｎ ｔｅｃｈｎｉｑｕｅｓ ｉｎ ｄｉｒｅｃｔ ｄｉｇｉｔａｌ ｓｙｎｔｈｅｓｉｓ， ＩＥＥＥＰｒｏｃ， ４７ｔｈ ＡＦＣＳ， １９９３， ２３０＾２４１蒋毅蒋明井行Ｄ／Ａ转换器ＡＤ７８４６及其接口设计世界电子元器件２００邓重一ＡＤ７８４６在自动测试设备中的应用电子测试２００２Ａｎａｌｏｇ Ｄｅｖｉｃｅ Ｉｎｃ，ＡＤ７８４６ ｄａｔａ ｓｈｅｅｔｓＭａｘｉｍ Ｉｎｔｅｇｒａｔｅｄ Ｐｒｏｄｕｃｔｓ，ＭＡＸ２９３ ｄａｔａ ｓｈｅｅｔｓ电子科技大学硕士学位论文［１８１颜友钧，朱宇光主编ＤＳＰ应用技术教程ｒ．Ｌ尸．ＬｌｅｅＬｒ．Ｌｒ．ＬＦ．Ｊｌ．．Ｌｌ．．Ｌｒ．Ｌｒ．Ｌ，．Ｊ，．Ｊ，ｅｓｅｓｌ飞．Ｊ，ｅｓＪ，．Ｊ，．Ｊ门卫Ｊ飞ｅｓＪ，．．Ｊ中国电力出版社２００２汪春梅孙洪波等编著ＴＭＳ３２０Ｃ５０００系列ＤＳＰ系统设计与开发实例电子工业出版社２００４．７［３１］ ＴＭＳ３２０Ｃ５４ｘ ＤＳＰ Ｒｅｆｅｒｅｎｃｅ Ｓｅｔ Ｔｅｘａｓ ｉｎｓｔｒｕｍｅｎｔｓ却ｐｌｉｃａｔｉｏｎ Ｒｅｐｏｒｔ ＬｉｔｅｒａｔｕｒｅＮｕｍｂｅｒ： ＳＰＲＵ１３１Ｆ Ａｐｒｉｌ １９９９［３２］ Ａｔｍｅｌ Ｄｅｖｉｃｅ Ｉｎｃ， ＡＴ４９ＬＶＩＯ２４Ａ ｄａｔａ ｓｈｅｅｔｓ［３３］ ＩＳＣＩ Ｄｅｖｉｃｅ Ｉｎｃ， ＩＳ６１ＬＶ６４１６ ｄａｔａ ｓｈｅｅｔｓ０｝１１ｎ八‘‘．工ｎ乙Ｑ山八乙Ｑｄ０山４八‘１ｂ０‘．Ｄ０山工了‘０自Ｒ２马双宝基于ＤＳＰ的人体皮肤测量系统的研究武汉理工大学２００６．４ＤＳＰ上的指纹识别模块的实现电子技术应用２００４．２清源科技ＴＭＳ３２０Ｃ５４Ｘ ＤＳＰ硬件开发教程邹彦主编机械工业出版社２００４．１ ，ＤＳＰ原理及应用电子工业出版社２００５．１ＴＭＳ３２０Ｃ５Ｘ ＤＳＰ原理设计与应用清华大学出版社２００２．３中北大学２００６．２孙宗流谢鸿琳编著赵鹏飞基于Ｔ１ｆＳ３２０Ｃ５４０２ ＤＳＰ的指纹识别系统研究唐彬，刘超著Ｖｉｓｕａｌ Ｃ－案例开发集锦电子工业出版社２００５尹勇欧光军ＤＳＰ集成开发环境ＣＣＳ开发指南北京航空航天大学出版社２００３．１１Ｔｅｘａｓ ｉｎｓｔｒｕｍｅｎｔｓ Ｄｅｖｅｌｏｐｉｎｇ ａＣＣＳｔ ｕｄｉｏ ２．０ ＤＳＰ／ＢＩＯＳ Ａｐｐｌｉｃａｔｉｏｎ ｆｏｒ ＦＬＡＳＨＢｏｏｔｉｎｇ ｏｎ ｔｈｅ ＴＭＳ３２０Ｃ５４０２ ＤＳＫ ２００１．８刘益成ＴＶＳ３２０Ｃ５４Ｘ ＤＳＰ应用程序设计与开发北京航空航天大学出版社ＴＭＳ３２０ＶＣ５４０２ ａｎｄ ＴＭＳ３２０００５４０２ Ｂｏｏｔｌｏａｄｅｒ Ｔｅｘａｓ ｉｎｓｔｒｕｍｅｎｔｓ Ａｐｐｌｉｃａｔｉｏｎ ＲｅｐｏｒｔＳＰＲＡ６１８一Ｆｅｂｒｕａｒｙ ２０００致谢致谢 近三年的硕士学习生活即将结束，回顾自己在学业上的每一点进步，都离不开学校老师、同学们和亲人们的关心和帮助。在此，向他们表示最衷心和诚挚的谢意。 首先感谢我的导师唐广副教授，本文的工作从选题到研究的每一阶段自始至终都得到了唐老师的悉心指导。唐老师理论联系实际的工作作风，丰富、扎实的工程实践经验，敏捷、活跃的思维方式以及对学术问题准确、深刻的分析和把握，都使我在研究中受益非浅。他平易近人，脚踏实地的师者风范和对工作忘我的精神为我今后的学习和工作树立了榜样。在此特向为培养我而付出辛勤劳动的唐老师表示衷心的感谢！我由衷的感谢兰家隆教授在本课题的论证阶段以及实施阶段给予了悉心指导 和宝贵意见。感谢杨宏、黎海明、韩波、黄海、李浩等师兄，和他们在学业上的探讨和交 流使我受益非浅．感谢王挺、邓普、刘武广、卫颜锋、王楠、汪金铭、汪润来、高腾飞、杨荣 喜、彭玉吉、杜昊、郑萧、赵娜等同学在学习和生活中的帮助，和他们在一起使我度过了一段快乐、难忘的幸福时光．感谢父母对我多年来的养育之恩！ 感谢我的女友、姐姐、姐夫在生活上对我的帮助和支持！在此谨向他们致以深深的谢意！电子科技大学硕士学位论文攻硕期间取得的研究成果电子科技大学研究生仁１〕王新柳唐广．基于ＤＳＰ的任意波形发生器的设计．学报．２００６， Ｎ０． ３７：１－３
