EMC设计规范

印制电路板的电磁兼容性设计规范

序言

自己结合自己在军队参加的电磁兼容设计工作实践，空军系统关于电子抗衡进行的两次培训（雷达系统防雷、电子信息防泄露）及入司后参加706所杨继深主讲的 EMC培训、 701所周开基主讲的 EMC培训、自己在地方电磁兼容实验室参加 EMC整改的工作体验、特别是国际 IEEE委员宣告的关于EMC有关文章、与地方同行的交流领悟，并结合公司的实验状况，对印制 电路板的电磁兼容性设计进行了一下小结，希望对印制电路板的设计有所作用。

需要提示注意的是：总结中可是供应了一些最基础的结论，对详尽频率信号的走线长度计算、应试虑的谐波频率、波长、电路板级障蔽、障蔽体腔的设计、障蔽体孔径的大小、数目、进出导线的办理、截止导波管直径、长度的计算及静电防范，雷电防范等知识没有进行描述。或许有些结论不用然正确，还需各位指正，自己将不胜感谢。

一、 元器件布局

印刷电路板进行 EMC 设计时，第一要考虑布局， PCB 工程师必定和结构工程师、 EMC 工程

师一起协调进行，做到两者兼顾，才能达到事半倍。

第一要考虑印刷电路板的结构尺寸大小，考虑如何对器件进行部署。若是器件分布很散，器

件之间的传输线可能会很长，印制线路长，阻抗增加，抗噪声能力下降，成本也会增加。若是器

件分布过于集中，则散热不好，且周边线条易受耦合、串扰。因此依照电路的功能单元，对电路

的所有元器件进行整体布局。同时考虑到电磁兼容性、热分布、敏感器件和非敏感器件、

I/O 接

口、复位电路、时钟系统等因素。

一般来说，整体布局时应遵守以下基根源则：

1、当线路板上同时存在高、中、低速电路时，应该按逻辑速度切割：部署迅速、中速和低速

逻辑电路时，高速的器件（快逻辑、时钟振荡器等

) 应部署在凑近连接器范围内，减少天线效应、

低速逻辑和积蓄器 ,应部署在远离连接器范围内。这样对共阻抗耦合、辐射和交扰的减小都是有利 的。

高速电路 （如大规模 集成电路） 中速电路（如 数字控制电

路） 低速电路 （如低频模 拟电路）

接 口

1 / 14

EMC设计规范

—

2、在单面板或双面板中，若是电源线走线很长，应每隔

3000mil 对地加去耦合电容，电容取

值为 10uF ＋1000pF ，滤除电源线上高频噪声。

电源线

地线

3000

mil

IC

3、在单面板和双面板中，滤波电容的走线应先经滤波电容滤波，再到器件管脚，使电源电压

先经过滤波再给 IC 供电，而且 IC 回馈给电源的噪声也会被电容先滤掉。至于去耦电容部署地址

要依照本质状况来定，其实不是绝对放在电源正极处，也可能放在电源负极处，原则上保证接地阻

抗最小。

4、时钟线、总线、射频线等强辐射信号线远离接口出门信号线最少

1000mil ，防范强辐射信

号线上的搅乱耦合到出门信号线上向外辐射，晶体、晶振、继电器、开关电源等均为强辐射器件 布局时应重视考虑。

i noise

L

晶 振

5、滤波器（滤波电路）的输入、输出信号线不能够相互平行、交错走线，防范滤波前后的走线

直接噪声耦合。

Input Output

2

2 / 14

EMC设计规范

—

6、关于始端串连般配电阻，应凑近其信号输出端放置，即驱动源放置。

7、为 IC 滤波的各滤波电容应尽可能凑近芯片的供电管脚放置，减少高频回路面积，从而减

少辐射。

8、在 PCB 板上，接口电路的滤波、防范以及间隔器件应该凑近接口放置，而且依照先防范

后滤波的原则。

9、线路板电源输入口的滤波电路应凑近接口放置。

10、当接口电路采用间隔方式进行滤波设计时，其 RC、 LC 电路应采用以下布局，且间隔区其他层不同样样意有其他走线。

3 / 14

3

EMC设计规范

—

11、凑近 PCB 板边缘 4mm 以内不同样样意放置元器件。

12、依照电路信号的流向安排各个功能电路单元的地址，使布局便于信号流通，并使信号尽

可能保持一致的方向，信号走线最短、不产生回流。

13、以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地

排列在 PCB 上，尽量减少和缩短各元器件之间的引线和连线。

14、高频工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件同一方向

排列。

15、尽可能缩短高频元器件之间的参数，减少它们的分布参数和相互间的电磁搅乱。易受搅

乱的器件不要相互挨得太近，输入和输出元件应尽可能远离。

16、元器件的地址应按电源电压、数字及模拟电路、速度快慢、电流大小等进行分组，省得

相互搅乱。依照元器件的地址能够确定印制板连接器各个引脚的安排。所有连接器应安排在印制

板的一侧，尽量防范从两侧引出电缆，减少共模辐射。

17、高频滤波电容必定放在每个

IC 电源的引脚周边，减少对地回路，且要求每个电源引脚放

一个高频小电容。

18、存在较大电流变化的单元电路或器件（如电源模块的

I/O ，风扇及继电器）周边应放置储能电容和高频滤波电容。

二、 印制板布线

在印制板布线时，应先确定元器件在板上的地址，今后部署地线、电源线，再安排高速信号

线，最后考虑低速信号线。应先布地线，这条规则很重要，地线最好布成网状部署。

（ 1）电源线：在考虑安全条件下，电源线应尽可能凑近地线，以减小差模辐射的环面积，也有助于减小电路的交扰。

4 / 14

4

EMC设计规范

—

（ 2）时钟线、信号线和地线的地址：信号线与地线距离应较近，形成的环面积较小，时钟线两边应尽可能进行包地线办理，防范时钟信号对其他信号的串扰，且包地线要可能多的打地过孔与地平面相连，减少接地阻抗，防范地线成为一个发射天线。

◇时钟线包地办理

（ 3）时钟线和信号线尽量不要换层走线，如确因本质状况需换层时，在走线过孔处，需打地 过孔。

◇时钟线过孔处、信号线过孔处打地过孔

（3）时钟线、总线、射频线等重点信号走线和其他同层平行走线应满足

3W 原则。

5

5 / 14

EMC设计规范

—

（4）应防范印制电路板导线的不连续性：◇迹线宽度不要突变

◇导线不要突然拐角，信号走

线防范“毛剌”、“锐角”、“直角”、“宽度不一致”等状况。

◇导线不要突然拐角

印制走线

阻抗 突变

◇迹线宽度不要突变

晶振

R

GND

强烈的 EMI 源

（5）输入输出线应尽可能防范相邻长距离的同样，减少输入输出间的串扰（差分线除外）

。

（6）电路板上的滤波器（滤波电路）下方不要有其他没关信号走线。

Input Output

（7）晶振走线尽可能凑近 IC ，且在时钟线两边进行包地办理，时钟接地脚与 CPU 接地脚应同层直接凑近连接，减少晶振接地回路。时钟线的线宽最少 10mil, 护送地线的线宽最少 20 mil 。时钟晶振下最好露出地铜皮，增加电容耦合。

6

6 / 14

EMC设计规范

—

（ 8）重点信号线（如时钟线、总线、接口信号线、很射频线、复位线、片选线）一般都是强辐射源或敏感信号线，尽可能凑近地平面布线，使其信号回路面积减少，减少其辐射强度或提

高抗搅乱能力。

（ 9）高频信号线要远离时钟或晶振走线，如时钟线和高速信号线尽量不要平行走线，确因本质状况需平行走线，应用地线分开。

（ 10）重点信号线距参照地平面边缘≥ 3H （H 为线距离参照平面的高度），特别是电源走线

Trace

H

3H

（ 11）模拟信号的高低电平信号线要分别走在地层两侧或电源两侧。

（ 12）差分信号线应同层、等长、并行走线，保护阻抗一致，差分线间不应有其他走线。当确因本质状况要打过孔时，应同时打过孔，且不能够相距太远。

Vnoise

V

（ 13）重点信号线走线不要跨分区走线，如必定要跨分区走线，则在走线周边采用桥接方式，使信号形成圆满回路。

（ 14）布线时应把回流面积最小化作为最高原则

（14）电源平面应有关于其相邻地平面内缩 20H，当因结构限制时，也应保证 5H 电

源层

H

地层

E

20H

电源层

H

地层

E

7 / 14

EMC设计规范

7

8 / 14

EMC设计规范

—

（15）信号线和地址线的走线应防范形成地排或地沟

三、 电源的 EMC设计

电源方面的 EMC 设计不能够是包括开关电源的 EMC 设计，还包括数字电路、模拟电路方面

的电源 EMC 设计。

开关电源方面的 EMC 设计主要包括电源前端共模滤波器、差模滤波器设计、开关变压器缓冲

回路的参数设计、开关管和迅速二极管的吸取回路的设计、开关变压器的障蔽设计等项目。主要

依照详尽产品来进行详尽设计。

模拟电路和数字电路电源部分的 EMC 设计是特别重要的一个部分，主要包括

BULK 去耦电容

的选择、 IC 去耦电容的选择、整体去耦电容的选择、磁珠的选择、滤波方式的选择等。

电源开关的交流回路、整流器交流回路包括高幅梯形电流，这些电流中谐波含量成分很高，

其频率远大于开关基频，峰值幅值可高达连续输入

/输出直流电流幅度的五倍，过渡时间平时为

50ns，这两个回路最简单产生电磁搅乱。因此应优先布好这些回路，每个回路中的三种主要器

件：滤波电容、电源开关或整流器、电感或变压器应相互相邻地进行设置，调整元器件地址使它

们之间的电流回路路径尽可能的短。

开关电源的布线规则为：

1、所有传达交流信号的引线要尽可能的短而宽。

2、尽可能地减少环路面积，以控制开关电源的辐射搅乱。

3、依照印刷线路板电流的大小，尽可能地加粗电源线宽度，减少环路电阻。

4、电源线、地线的走线与电流的方向一致，增加抗噪声能力。

开关电源的地线设计规则为：

1、平时选择单点接地：输入滤波电容公共端应是其他的接地址耦合到大电流的交流地的唯一

8

9 / 14

EMC设计规范

—

连接点，同一级电路的接地址应尽量凑近，且本级电路的滤波电容应接在该级接地址上，主若是

考虑电路各部分回流到地的电流是变化的。

2、尽量加粗接地线：地线宽度最好是地线

宽度比电源线宽，如有可能接地线宽度大于

3mm ，也能够用大面积铜层作为地线用，在印刷板上把没适用上的地方都与地相连，作为地线。

3、控制芯片的接地设计：功率地与信号地最后究为一个地，但功率地与电源地要形成回流，

信号地与信号线形成回流，切不能够把功率地和信号地混淆，功率地和信号地最后实现单点接地。

IC 控制地最幸好其他交流电路环路都部署好后再放置，控制地要经过一特定的点连接到主电源

地，减少检测部分、误差放大器和敏感输入端之间的连接而引入噪声。

四、数字电路的 EMC设计

数字电路的 EMC 设计主要包括有源器件的选择、时钟电路的

EMC 设计、数据总线和地址总

线的 EMC 设计、阻抗般配和接地反弹的设计、总线驱动器的滤波设计等。

第一应注意器件的选择：应优先采用器件上升沿圆滑的器件。高速数字器件的布线易产生振

铃。该振铃平时表现为谐波发射。平时的解决方法是在高速数据线上串一个阻尼电阻或串一个磁

珠。

90%的 EMI 是由于 10%的重点电路引起的，因此布线时要特别关着重点电路的布线。重点电

路主要有时钟电路、高速数据总线、地址总线、复位线、中继线、控制线等，布线时应优先布好

这些重点线路。

高速数据电路的接地设计为 : 一般采用多点接地，减少接地阻抗。

高速数据电路的电源设计为：

电路板入口处的电源去耦：大多数电路板的电源入口处去耦包括一个大的去耦电解电容并一

到两个小的高频去耦电容，主要作用是为数字电路供应再充电，同时减少高频噪声。

器件去耦：任何钟控器件（除微办理器外） ，必定在电源引脚加高速电容去耦，若是供应了多

个电源和地线的管脚都必定加去耦电容。

高速数据电路的布线规则为：

（ 1）时钟线、信号和地线的地址：信号线与地线距离应较近，形成的环面积较小，时钟线两边应尽可能进行包地线办理，防范时钟信号对其他信号的串扰，且包地线要可能多的打地过孔与地平面相连，减少接地阻抗，防范地线成为一个发射天线。

（ 2）按逻辑速度切割：当需要在电路板上部署迅速、中速和低速逻辑电路时，高速的器件

（快逻辑、时钟振荡器等

) 应部署在凑近连接器范围内，减少天线效应、低速逻辑和积蓄器 ,应安

放在远离连接器范围内。这样对共阻抗耦合、辐射和交扰的减小都是有利的。

（ 3）应防范印制电路板导线的不连续性：◇迹线宽度不要突变

◇导线不要突然拐角

（ 4）输入输出线不重要靠时钟线或振

荡器线、电源线等电磁热线，也不重要靠复位线、中

9

10 / 14

EMC设计规范

—

断线、控制线等敏感信号线，应尽可能防范相邻长距离的同样，减少输入输出间的串扰（差分线

除外）。

（ 5）信号走线防范“毛剌” 、“锐角”、“直角”、“宽度不一致”等状况。

（ 6）晶振走线尽可能凑近

IC ，且在时钟线两边进行包地办理，时钟接地脚与 CPU 接地脚应

20 mil 。

同层直接凑近连接，减少晶振接地回路。时钟线的线宽最少

10mil, 护送地线的线宽最少

（ 7）重点信号线（如时钟线、总线、接口信号线、很射频线、复位线、片选线）一般都是强辐射源或敏感信号线，尽可能凑近地平面布线，使其信号回路面积减少，减少其辐射强度或提高抗搅乱能力。 （ 8）高频信号线要远离时钟或晶振走线，如时钟线和高速信号线尽量不要同样走线，确因本质状况需平行走线，应用地线分开。 （ 9）时钟线和信号线尽量不要换层走线，如确顺本质状况需换层时，在走线过孔处，需打地

过孔。

（ 10）差分信号线应同层、等长、并行走线，保护阻抗一致，差分线间不应有其他走线。

（ 11）重点信号线走线不要跨分区走线，如必定要跨分区走线，则在走线周边采用桥接方式，使信号形成圆满回路。 （ 12）金属外壳接地的器件如晶振，应在其投影面的顶层上铺接地铀皮，目的是经过金属外壳与接地铜皮之间的分布电容来控制其对外辐射和提高抗搅乱能力。

五、模拟电路的 EMC设计

模拟电路的 EMC 设计主要考虑 EMS，由于模拟器件对产品的抗搅乱特别敏感，因此模拟电路

主若是在必要的端口加防范器件，控制外来的电子搅乱。常用的防范器件有滤波器件、磁珠、瞬

态控制二极管、共模扼流圈、间隔变压器等。

模拟电路工作在低频状态下，任何

mv 级的电压变化都会引起工作状态的改变，因此模拟电路

的 EMC 设计主要考虑 EMS，对这些矫捷电路单点接地是最好的接地方式，接地的主要目的是防范来自其他噪声元件如数字电路、开关电源、继电器的大接地电流争用敏感的模拟地线。接地环路必定避开所有敏感的低频模拟电路。 对数模混淆的电路，其接地方式最好不要进行地切割。现在芯片发展迅速，大多数芯片中

数字电路和模拟电路皆有，关于这种状况，最好将数字地与模拟地混淆，而在布局大将模拟部分的外面器件集中放置，远离搅乱源。

六、接口电路的 EMC设计

接口电路的 EMC 设计包括接口电路的滤波电路设计和接口电路的防范设计。

接口电路滤波设计的目的是减小系统经过接口及电缆对外产生的辐射，控制外界辐射和传导

11 / 14

10EMC设计规范

噪声对整机系统的搅乱；

接口防范电路设计的目的是使电路能够承受必定的过电压、过电流的冲击。

接口滤波电路和防范电路设计应依照下面的基本设计原则：

1、滤波和防范电路对接口信号质量的影响满足要求。

2、滤波和防范电路应依照本质需要设计，不能够简单拷贝。

3、需要同时进行滤波电路和防范电路时，应保证先防范后滤波的原则。

4、接口芯片，包括相应的滤波、防范、间隔器件等，应尽可能沿信号流方向成直线放置在接

口连接器处。

5、接口信号的滤波、防范、间隔器件等尽可能凑近接口连接器处，相应的信号连接线必定尽

可能短（切合工艺要求条件下的最短距离）

。

6、接口变压器要就近放置在连接器周边，平时在对应接口连接器

3cm 以内。

7、模拟信号接口和数字信号接口、低速逻辑信号接口和高速逻辑信号接口等（以敏感和搅乱

发射程度来区分） ，它们之间要间隔必定距离放置。当连接器之间存在相互搅乱的可能时，必定采

取间隔、障蔽等措施。

8、同一接口连接器里存在不同样样种类的信号时，必定用地针间隔这些信号，特别是关于一些比

较敏感的信号。

9、接口信号线走线的线宽应向来一致。关于高速信号线，若是走线有需要波折的地方，则应

采用圆弧圆滑地波折走线。

10、禁止在差分线和信号回线之间走其他信号线，差分对线对应的部份应平行、就近、同层

走线，且走线的长度尽可能一致。

11、当接口信号线较长（从驱动、接收器到接口连接器高出

），应按传输线布线方法，

使走线满足规定的特点阻抗。

12、所有的信号走线不能够跨平面走线，除非已经过间隔滤波器。

13、接口信号连接器建议采用带障蔽外壳的连接器，特别是高频信号连接器。

14、连接器的金属外壳应与机壳保持优异的电连续性，关于能够

360 度围绕的连接器，则必须 360 度围绕连接，而且平时连接阻抗要小于

1mΩ 。

15、关于不能够进行 360

度围绕连接的连接器，则建议采用外壳四周有向上簧片的连接器，

而且簧片必定有足够的尺寸和性能（弹性）

，以保持与机壳间有优异的电连接。

16、滤波连接器对产品

EMC 性能经常有很大的帮助，但其成本比较高，平时在采用板内滤

波、电缆障蔽等方法能解决问题的状况下，就不采用滤波连接器。

17、障蔽线的障蔽层要尽可能与接插件外壳保持

360 度的连接。关于做不到这一点的接口，

平时有其他对应的措施，来保证接口的

EMC 性能。

18、接口信号线和接口芯片，必定遵守供应厂商或标准的要求进行阻抗般配、滤波、间隔、

防范等。

12 / 14

—

11EMC设计规范

—

七、结构的 EMC设计

结构 EMC 设计包括底板、机壳和设备内部走线几种状况。

底板和机壳是为控制设备或功能单元中无用信号通路供应障蔽的最有效方法，因此电子产品

的底板和机壳最好采用金属结构或采用内部镀金属的塑料结构。

结构缝隙必定尽量减少结构的不连续性，以便控制来自底板和机壳进出的泄露辐射。提高缝

隙障蔽奏效的结构措施包括增加缝隙深度、减少缝隙长度，在接合处加导电衬垫，在接缝处涂导

电涂料，缩短螺钉间距等措施。

结构张口方向应与磁力线方向一致，若是垂直磁力线方向则会产生切断磁力线，使磁阻增

加，障蔽奏效变差。

设备内部走线纷杂则对非障蔽的电子设备来讲，设计的障蔽、滤波电路、接地措施应不会起

到应有的作用。内部走线太乱，不仅传输高、低电平信号之间相互骚扰，也给后期采用障蔽、滤

波、接地等拯救措施带来不便。

设备内部走线的基根源则为：

1、机箱内各种裸露走线要尽量短。

2、传输不同样样电平信号的导线分组捆扎，数字电路和模拟电路信号线应分组捆扎，并保持适合

距离，减少导线相互影响。

3、对产品中用来传达信号的扁平电缆，应采用地

-信号 -地 -信号 -地排列的方式，这样能够有效

控制骚扰，增强其抗搅乱能力。

4、将低频进线和回线绞合在一起，形成双绞线，减少电磁骚扰。

5、对确定的辐射骚扰较大的导线要加障蔽措施。

6、障蔽电缆进出障蔽体必定保证障蔽层与障蔽体之间可靠搭接，一般要求

360°环接，并提

供足够低的搭接阻抗。

7、非障蔽电缆原则上禁止直接从障蔽体中出线。特别状况下同意直接出线，可是要求障蔽体

内侧（或许外侧）电缆的长度不得高出

80mm，注意这个尺寸包括 PCB 上面的走线，若是有滤波

电路，指滤波电路与障蔽体之间的电缆长度。

8、非障蔽电缆还有一种特别办理措施就是：用金属丝网将非障蔽电缆在障蔽体内部分围绕变

成局部的障蔽电缆，今后依照障蔽电缆的方式进行办理。需要注意的是这种方法可能存在工艺性

差，作用有限等弊端。

9、障蔽电缆还有一种特别应用途合，有时系统规定其障蔽层不得与障蔽体（本质上就是

PGND ）连接，典型的例子是同轴电缆。这时的障蔽电缆能够依照非障蔽电缆办理（在障蔽体一侧

的长度不得高出 80mm），或许采用双层障蔽电缆。

八、接地设计

12

13 / 14

EMC设计规范

—

接地第一必定采用低阻抗设计，有关于其他电气的连接线，接地设计中要求接地线尽量粗、

短，特别是在印制板设计上平时采用大面积连接。在接地设计中，地环路问题也是要重点考虑的

问题，但地环回路一般出现在低频场合，大多数状况下采用低阻抗接地通路的设计方案来解决此

类问题。

地环路在高速电路设计中不用要太多关心，由于这时很难去掉地环路，需要考虑的是如何降

低地线的阻抗，因此数字电路常采用多点接地。但对低频模拟电路及小信号电路，地环路问题又

是比较重要的，必定减少地环路面积，控制地环路对低频模拟电路及小信号电路的骚扰。

在数字电路里，其工作特点不取决于电路中的工作频率，而是取决于该电路工作脉冲的上升

沿和下降沿，因此数字电路产生的谐波频带特别宽，且幅度大，因此常采用多点接地减少接地阻

抗。

由于现在 IC 器件经常是模拟和数字电路同时存在，因此在设计中经常采用单点和多点混淆接地的形式。在数字电路中，采用多点接地或大面积接地方式；在模拟电路，采用单接地。

本质上，在电路板设计中，上述接地方法能够很好的实现；可是在系统设计的接地设计中，

由于要考虑信号传输质量的利害，其他系统对 EMS、安全设计以及相应的 EMC 性能要求使接地变得更为复杂。

单点和多点接地是设计人员关心的一个问题。单点接地适合小信号和模拟电路，多点接地适

合高频电路设计。由于在小信号和模拟电路设计中， mV 级的搅乱即可能会影响电路的性能，单点接地能够控制电流的路径，防范地环路的形成。而在高频电路中，引线电感和寄生电容都可能是

破坏单点接地因素，从而构成大的接地阻抗和隐性的地环路。因此很多工程师平时将数字地与模

拟地分开，但由于印制板的限制又不能够圆满依照 EMC 设计原则，以致印制板设计的失败。现代科学技术的飞速发展，集成芯片的发展速度特别快，一个芯片中经常包括数字电路和模拟电路，

若是将数字地和模拟地圆满分开，再有经验的 PCB 工程师估计也难实现。为了证明数字地与模拟否能混淆，国际 IEEE 委员 Tony Waldron 在对某大型影剧院进行 EMC 整马上，将两个地混淆为一个圆满的地，完满解决了导线长达 20 多米的麦克风尖叫（ hum）问题，当电源合上时整个影剧院悄无声息，在场的工程师几乎不相信自己的耳朵。

13

14 / 14